Pat
J-GLOBAL ID：200903034971254871
薄膜トランジスタ及びその製造方法
Inventor：
,
Applicant, Patent owner：
Agent (1)：
阪本 清孝 (外1名)
Gazette classification：公開公報
Application number (International application number)：1993053211
Publication number (International publication number)：1994244199
Application date： Feb. 19, 1993
Publication date： Sep. 02, 1994
Summary：
【要約】【目的】 オフセット構造を有する薄膜トランジスタにおいて、ゲート電極とドレイン電極,ソース電極との間に、均一なオフセット長が得られる薄膜トランジスタの製造方法を提供する。【構成】 オフセット領域23の幅を、それぞれ裏面露光により形成されたレジストパターン15, 21をマスクとしたエッチングにより形成されるソース電極16,ドレイン電極17及びゲート電極22の端部位置で規定することにより、前記位置を裏面露光条件の制御により容易に調整でき、オフセット領域23におけるオフセット長の均一化を図る。
Claim (excerpt)：
絶縁性基板上に島状半導体薄膜,ゲート絶縁膜,ゲート電極を順次形成し、前記島状半導体膜中に、対向するソース及びドレイン電極、ソース及びドレイン電極のそれぞれ内側に位置するオフセット領域、ゲート電極直下に位置するチャネル領域を有する薄膜トランジスタにおいて、島状半導体層のソース及びドレイン電極部分の下層にそれぞれ遮光層を形成し、前記オフセット領域のチャネル方向の長さを、前記遮光層端からソース,ドレイン電極端までの距離により規定することを特徴とする薄膜トランジスタ。
IPC (2)：
H01L 21/336
, H01L 29/784
