Pat

J-GLOBAL ID：200903034977110561

半導体素子の製造方法

Inventor： 佐々木 克祐
Applicant, Patent owner： 宮城沖電気株式会社 ,  沖電気工業株式会社
Agent (1)： 船橋 國則
Gazette classification：公開公報
Application number (International application number)：1996018513
Publication number (International publication number)：1997213892
Application date： Feb. 05, 1996
Publication date： Aug. 15, 1997
Summary：

【要約】【課題】 導電部の表面積を一層拡大することができ、このことにより半導体素子の高集積化を図る。【解決手段】 まず基体としての基板1上に、表面に酸化薄膜3が形成されたPoly-Si層2(結晶質の半導体層)を形成し、次いでPoly-Si層2上に複数のSiの粒4を形成する。続いてSiの粒4をそれぞれエピタキシャル成長させて、Siの粒4の表面積を増大させ、その後、酸化薄膜3を導電化処理することにより、表面積が増大したSiの粒4とPoly-Si層2とからなる導電部5を形成する。

Claim (excerpt)：

基体上に、表面に酸化薄膜が形成された結晶質の半導体層を形成する第1工程と、該半導体層上に複数のシリコンの粒を形成する第2工程と、該シリコンの粒をそれぞれエピタキシャル成長させて、このシリコンの粒の表面積を増大させる第3工程と、前記酸化薄膜を導電化処理し、前記シリコンの粒と前記半導体層とからなる導電部を形成する第4工程とを有していることを特徴とする半導体素子の製造方法。

IPC (7)：

H01L 27/04 ,  H01L 21/822 ,  H01L 21/20 ,  H01L 21/205 ,  H01L 21/28 301 ,  H01L 27/108 ,  H01L 21/8242

FI (5)：

H01L 27/04 C ,  H01L 21/20 ,  H01L 21/205 ,  H01L 21/28 301 A ,  H01L 27/10 621 Z