Pat

J-GLOBAL ID：200903035057532274

チップサイズパッケージ及びその製造方法

Inventor： 大塚 雅司
Applicant, Patent owner： 株式会社東芝
Agent (1)： 鈴江 武彦 (外6名)
Gazette classification：公開公報
Application number (International application number)：1997075352
Publication number (International publication number)：1998270624
Application date： Mar. 27, 1997
Publication date： Oct. 09, 1998
Summary：

【要約】【課題】1品ごとにポッティングによる封止及び搬送治具等へのセット、取り外しを行う必要がなく、量産性にすぐれたチップサイズパッケージ(CSP)及びその製造方法を提供する。【解決手段】このチップサイズパッケージは、集積回路が形成され、この集積回路の端子部にメッキバンプ2aが設けられたチップ2と、両面に形成された導電パターン4a、4bを電気的に接続する層間導電性バンプ4cを有する柔軟性のあるフレキシブル2層配線板4と、上記チップ2に設けられたメッキバンプ2aと上記フレキシブル2層配線板4とを電気的に接続するとともに、上記チップ2を上記フレキシブル2層配線板4上に固着する異方性導電シート6とからなる。

Claim (excerpt)：

集積回路が形成され、この集積回路の端子部に金属バンプが設けられたチップと、両面に形成された導電パターンを電気的に接続する導電性バンプを有する柔軟性のあるプリント配線板と、上記チップに設けられた金属バンプと上記プリント配線板に設けられた導電パターンとを電気的に接続するとともに、上記チップを上記プリント配線板上に固着する接合手段と、を具備することを特徴とするチップサイズパッケージ。

IPC (5)：

H01L 23/50 ,  H01L 23/12 ,  H01L 25/065 ,  H01L 25/07 ,  H01L 25/18

FI (3)：

H01L 23/50 L ,  H01L 23/12 L ,  H01L 25/08 B