Pat
J-GLOBAL ID：200903035116836142
半導体装置の製造方法
Inventor：
Applicant, Patent owner：
Agent (1)：
西田 新
Gazette classification：公開公報
Application number (International application number)：1992024193
Publication number (International publication number)：1993226333
Application date： Feb. 12, 1992
Publication date： Sep. 03, 1993
Summary：
【要約】【目的】 コンタクトホールの形成工程において、選択比を向上し、かつ、シリサイド上の掘れ量を低減することができる半導体装置の製造方法を提供する。【構成】 シリコン基板上にゲートを形成する第1のポリシリコン層、シリサイド層および第2のポリシリコン層を形成した後、そのシリコン基板上の所定部分上の上記した3層を除去し、その全面に絶縁膜を形成し、その後ドライエッチングによりシリコン基板およびゲートのシリサイド層に達するコンタクトホールを形成する。
Claim (excerpt)：
シリコン基板上に第1のポリシリコン層を形成した後、その第1のポリシリコン層上にシリサイド層を形成し、その後そのシリサイド層上に第2のポリシリコン層を形成した後、上記シリコン基板上の所定部分上の上記第2のポリシリコン層、シリサイド層および第1のポリシリコン層を除去することにより、上記シリコン基板を露出させ、その露出したシリコン基板および残存した上記第1のポリシリコン層、シリサイド層および第2のポリシリコン層よりなるゲート上に絶縁膜を形成し、その後ドライエッチングにより上記露出させたシリコン基板および上記ゲートを構成する上記シリサイド層に達するコンタクトホールを形成する半導体装置の製造方法。
IPC (4)：
H01L 21/3205
, H01L 21/28
, H01L 21/302
, H01L 29/62
