Pat
J-GLOBAL ID：200903035140227157
PLL方式オフセット周波数合成回路
Inventor：
Applicant, Patent owner：
Agent (1)：
▲柳▼川 信
Gazette classification：公開公報
Application number (International application number)：1993165226
Publication number (International publication number)：1994350442
Application date： Jun. 10, 1993
Publication date： Dec. 22, 1994
Summary：
【要約】【目的】 入力信号周波数fc よりもある周波数fo だけずれた周波数を発生するPLL方式のオフセット周波数合成回路で、fo がfc に対して極めて小さくても、精度良く合成周波数を発生可能とする。【構成】 fc とVCO3の出力fv とをカウンタ1,2及びホールド回路4,5でディジタル値に変換する。fv のディジタル値とfo に対応しディジタル値とを加算器8にて加算し、この加算出力とfc のディジタル値とを比較器7で比較し、その差に応じたディジタル値をアップダウンカウンタ9で生成する。このディジタル値をD/Aコンバータ10でアナログ値とし、VCO3の制御電圧とする。【効果】 周波数をディジタル値として扱っているので、加算処理が容易となり、fo がfc に比し極めて小でも精度良く合成できる。
Claim (excerpt)：
周期的信号を生成する周期カウンタと、電圧制御発振器と、この発振出力をカウントしかつ前記周期的信号によりリセットされる第1のカウンタと、このカウンタの内容にオフセット周波数に対応した値を加算する加算手段と、所定周波数の入力信号をカウントしかつ前記周期的信号によりリセットされる第2のカウンタと、この第2のカウンタの値と前記加算手段の加算出力とを比較してその差に応じて前記周期的信号をアップ/ダウンカウントするアップダウンカウンタと、このアップダウンカウンタの値に応じて前記電圧制御発振器の制御電圧を生成する手段とを含むことを特徴とするPLL方式オフセット周波数合成回路。
IPC (2)：
FI (2)：
H03L 7/08 L
, H03L 7/08 D
