Pat

J-GLOBAL ID：200903035157530899

不揮発性半導体メモリ装置及びその製造方法

Inventor： 喜多川 規男 ,  吉田 雅昭 ,  橋上 裕幸
Applicant, Patent owner： 株式会社リコー
Agent (1)： 野口 繁雄
Gazette classification：公開公報
Application number (International application number)：1994173514
Publication number (International publication number)：1995094610
Application date： Jul. 01, 1994
Publication date： Apr. 07, 1995
Summary：

【要約】【目的】 3層ポリシリコンプロセスで、スタックゲート電極の側面絶縁膜サイドウォールを設け、かつスタックゲート電極側面にポリシリコンが残らないようにする。【構成】 スタックゲート電極形成後、十分な厚さの高温酸化膜を堆積し、エッチバックを施して酸化膜サイドウォール44を形成する。周辺トランジスタ領域にゲート酸化膜52を形成し、その上から周辺トランジスタのゲート電極となるポリシリコン膜54を堆積し、パターン化して周辺トランジスタのゲート電極56を形成する。

Claim (excerpt)：

半導体基板上にゲート酸化膜を介し、メモリ素子ごとに分離したフローティングゲート電極と、そのフローティングゲート電極上に絶縁膜を介し、複数のメモリ素子について連続するように帯状にパターン化されたコントロールゲート電極とを含むスタックゲート電極を備えた不揮発性半導体メモリ装置において、前記スタックゲート電極で前記コントロールゲート電極の幅方向の側面には下部で厚く上部で薄くなった側壁状絶縁膜が形成されていることを特徴とする不揮発性半導体メモリ装置。

IPC (3)：

H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792

Patent cited by the Patent：

Cited by examiner (4)

• 特開平1-119070
  
• 特開平4-302174
  
• 特開平4-323877
  
• 特開平2-010875