Pat

J-GLOBAL ID：200903035205235659

半導体装置及び半導体製造装置及び製造方法

Inventor： 阿閉 忠司 ,  田代 和昭 ,  石井 隆之
Applicant, Patent owner： キヤノン株式会社
Agent (1)： 山下 穣平
Gazette classification：公開公報
Application number (International application number)：1992190306
Publication number (International publication number)：1994013329
Application date： Jun. 25, 1992
Publication date： Jan. 21, 1994
Summary：

【要約】【目的】 単位時間あたりの基板処理枚数を多くして、コストを低下させ、半導体堆積膜へ、安定した水素プラズマを照射することにより、品質の安定した半導体薄膜を形成し、エッチング処理時の製品の歩留まりを高くした半導体製造装置及び製造方法を実現する。【構成】 非単結晶シリコン膜を有する半導体装置の製造装置において、少なくとも珪素原子を含むガスを用いた高周波グロー放電により、基体11上に非単結晶シリコン膜の堆積を行なう電極21による空間と、少なくとも水素ガスを含む混合ガスにより水素ラジカル処理を行なう空間と、を交互に複数個配置した成膜室と、該成膜室の前記それぞれの空間を、前記基体を順次移動させる手段とを有し、複数の前記基体を移動させながら、連続的に成膜処理を行なうことを特徴とする半導体製造装置。

Claim (excerpt)：

非単結晶シリコン膜を有する半導体装置の製造装置において、少なくとも珪素原子を含むガスを用いた高周波グロー放電により、基体上に非単結晶シリコン膜の堆積を行なう空間と、少なくとも水素ガスを含む混合ガスにより水素ラジカル処理を行なう空間と、を交互に複数個配置した成膜室と、該成膜室の前記それぞれの空間を、前記基体を順次移動させる手段と、を有し、複数の前記基体を移動させながら、連続的に成膜処理を行なうことを特徴とする半導体製造装置。

IPC (4)：

H01L 21/205 ,  H01L 21/336 ,  H01L 29/784 ,  H01L 31/04

FI (2)：

H01L 29/78 311 Y ,  H01L 31/04 V