Pat
J-GLOBAL ID：200903035209610969
半導体集積回路装置及びPLL周波数シンセサイザ
Inventor：
Applicant, Patent owner：
,
Agent (1)：
恩田 博宣
Gazette classification：公開公報
Application number (International application number)：1997129873
Publication number (International publication number)：1998322199
Application date： May. 20, 1997
Publication date： Dec. 04, 1998
Summary：
【要約】【課題】水晶発振器の故障時等に基準信号の出力が停止されても、ロック検出回路がロック状態に固定されるのを防止して、異常周波数での動作を防止できる半導体集積回路装置及びPLL周波数シンセサイザを提供する。【解決手段】半導体集積回路装置は、PLL周波数シンセサイザに設けられるロック検出回路Rと基準クロック発生回路Kを備える。ロック検出回路Rは、所定周波数の発振信号を基準周波数に分周した基準信号frの位相と電圧制御発振器の周波数信号を設定周波数に分周した比較信号fpの位相とを比較した比較結果信号Sと、基準信号frとに基づいて比較信号fpの位相が基準信号frにロックしたことを検出する。基準クロック発生回路Kは比較信号fpを入力し、基準信号frが停止したときには比較信号fpをロック検出のための基準信号としてロック検出回路Rに出力する。
Claim (excerpt)：
所定周波数の発振信号を基準周波数に分周した基準信号の位相と電圧制御発振器の周波数信号を設定周波数に分周した比較信号の位相とを比較した比較結果信号と、前記基準信号とに基づいて該比較信号の位相が該基準信号にロックしたことを検出するロック検出回路を備えた半導体集積回路装置において、前記比較信号を入力し、前記基準信号が停止したときには、前記比較信号を前記ロック検出のための基準信号として前記ロック検出回路に出力する基準クロック発生回路を備えた半導体集積回路装置。
IPC (2)：
FI (2)：
H03L 7/08 B
, H03L 7/18 Z
