Pat

J-GLOBAL ID：200903035219234647

貼り合わせSOIウェーハの製造方法

Inventor： 加藤 裕孝 ,  古川 弘 ,  藤本 和明
Applicant, Patent owner： コマツ電子金属株式会社
Agent (1)： 木村 高久
Gazette classification：公開公報
Application number (International application number)：1996291847
Publication number (International publication number)：1997223781
Application date： Nov. 01, 1996
Publication date： Aug. 26, 1997
Summary：

【要約】【課題】 貼り合わせSOIウェーハの製造において、接着工程終了から接着熱処理工程開始までの経過時間に特別な制約を設けなくてもボイドが発生しないような製造方法を提供する。【解決手段】 片面もしくは両面に鏡面研磨加工を施したベースウェーハと、片面もしくは両面を鏡面研磨加工した後、熱酸化処理を施して所定の厚さの絶縁膜を形成した活性ウェーハとを、加圧しつつ接着し、更に、接着熱処理を施して貼り合わせる貼り合わせSOIウェーハの製造方法において、ベースウェーハには疎水性処理を施し、活性ウェーハには親水性処理を施した後、接着する。

Claim (excerpt)：

片面もしくは両面に鏡面研磨加工を施したベースウェーハと、片面もしくは両面を鏡面研磨加工した後、熱酸化処理を施して所定の厚さの絶縁膜を形成した活性ウェーハとを、加圧しつつ接着する接着工程と、更に接着熱処理を施してこれらを貼り合わせる接着熱処理工程とを含む貼り合わせSOIウェーハの製造方法において、前記接着工程に先立ち、ベースウェーハに疎水性処理を施す疎水性処理工程と活性ウェーハに親水性処理を施す親水性処理工程とを含むことを特徴とする貼り合わせSOIウェーハの製造方法。

IPC (3)：

H01L 27/12 ,  H01L 21/02 ,  H01L 21/304 341

FI (3)：

H01L 27/12 B ,  H01L 21/02 B ,  H01L 21/304 341 L

Patent cited by the Patent：

Cited by applicant (2)

• 半導体基板の製造方法
  Gazette classification：公開公報   Application number：特願平4-222635   Applicant：日本電装株式会社
• 特開昭63-111652