Pat
J-GLOBAL ID：200903035220632745

チップサイズパッケージ及びその製造方法

Inventor：
高尾 幸弘

About 高尾 幸弘

, 
窪田 徹哉

About 窪田 徹哉


Applicant, Patent owner：
三洋電機株式会社

About 三洋電機株式会社


Agent (1)： 芝野 正雅
Gazette classification：公開公報
Application number (International application number)：1998351783
Publication number (International publication number)：2000183090
Application date： Dec. 10, 1998
Publication date： Jun. 30, 2000
Summary：
【要約】【課題】チップサイズパッケージの信頼性を確保しながら、再配線層の形成工程を既存のSiウエーハプロセスの工程フロー内に含めること【解決手段】金属電極パッド2と半田バンプ13とを接続する配線層4をAl合金で形成する。これに伴って、Al合金から成る配線層4の機械的強度および耐湿性対策として、この配線層4をSiNなどのパッシベーション膜5で被覆する。配線層4とAl電極パッド2との間、配線層4と柱状電極11との間にはバリア層を形成する。これにより、信頼性を確保しながら配線層4を既存のSiウエーハプロセスの工程フロー内に含めることが可能になる
Claim (excerpt)：
金属電極パッドに接続され、チップ表面に延在する配線層と、この配線層を含むチップ表面を被覆する絶縁層と、前記配線層上の絶縁層に形成された開口部と、この開口部に形成された柱状端子とを具備するチップサイズパッケージにおいて、半導体基板上に形成されたAl合金層および第1のバリアメタル層から成る金属電極パッドと、前記金属電極パッド上に開口を有する層間絶縁膜と、Al合金層および第2のバリアメタル層から成る配線層と、全面を被覆するように形成され前記配線層上に第1の開口部が設けられたパッシベーション膜と、全面を被覆するように形成され前記第1の開口部上に第2の開口部を有するポリイミド層と前記第1および第2の開口部に形成された柱状端子とを有することを特徴とするチップサイズパッケージ。
IPC (5)：
H01L 21/60 ,  H01L 21/312 ,  H01L 23/12 ,  H01L 23/29 ,  H01L 23/31
FI (5)：
H01L 21/92 602 L ,  H01L 21/312 N ,  H01L 23/12 L ,  H01L 23/12 Q ,  H01L 23/30 D
F-Term (24)：
4M109AA02 ,  4M109DB17 ,  4M109ED03 ,  4M109ED05 ,  5F058AA02 ,  5F058AC02 ,  5F058AD02 ,  5F058AD04 ,  5F058AD10 ,  5F058AD11 ,  5F058AF04 ,  5F058AG02 ,  5F058AH02 ,  5F058BA07 ,  5F058BC07 ,  5F058BC11 ,  5F058BD01 ,  5F058BD03 ,  5F058BD05 ,  5F058BD09 ,  5F058BF03 ,  5F058BH10 ,  5F058BJ02 ,  5F058BJ03
Patent cited by the Patent：
Cited by examiner (6)
Show all

Return to Previous Page

TOP

BOTTOM