Pat
J-GLOBAL ID：200903035229802961
差動増幅器
Inventor：
Applicant, Patent owner：
Agent (1)：
京本 直樹 (外2名)
Gazette classification：公開公報
Application number (International application number)：1992201679
Publication number (International publication number)：1994053759
Application date： Jul. 29, 1992
Publication date： Feb. 25, 1994
Summary：
【要約】【目的】複数の差動増幅回路が多段に直結された差動増幅器において、入力DCオフセット電圧による、信号波形の歪や後段の差動増幅回路での増幅動作停止を防ぐ。【構成】従来の多段直結型差動増幅回路3にカレントミラー回路9,10,11と抵抗12,13および容量14とを付加する。カレントミラー回路9,10,11および容量14で得られる電流のDC帰還により、入力DCオフセット電圧を補正する。
Claim (excerpt)：
第1の入力端に外部からの入力信号が入力され、容量を介して接地線に接続された第2の入力端に、一端が電源線に接続された第1の抵抗回路と一端が前記接地線に接続された第2の抵抗回路とにより電源電圧を分圧して得られる直流バイアス電圧が与えられ、前記入力信号を差動増幅して互いに相補の2つの信号を出力する第1の差動増幅回路と、コレクタ電極に第1の負荷回路が設けられベース電極に前記第1の差動増幅回路の一方の出力信号が入力される第1のトランジスタと、コレクタ電極に第2の負荷回路が設けられベース電極に前記第1の差動増幅回路の他方の出力信号が入力される第2のトランジスタとを、エミッタ電極を共通にして差動対接続してなる第2の差動増幅回路と入力端が前記第1の負荷回路を介して前記第1のトランジスタのコレクタ電極に接続される第1のカレントミラー回路と、入力端が前記第2の負荷回路を介して前記第2のトランジスタのコレクタ電極に接続される第2のカレントミラー回路と、出力端が前記第1のカレントミラー回路の出力端に接続され、入力端が前記第2のカレントミラー回路の出力端に接続された第3のカレントミラー回路とを含み、前記第1のカレントミラー回路の出力端と前記第3のカレントミラー回路の出力端とを前記第1の差動増幅回路の前記第2の入力端に接続し、前記第2の差動増幅回路の前記第1のトランジスタのコレクタ電極および前記第2の差動増幅回路の前記第2のトランジスタのコレクタ電極から出力信号を取り出すように構成された差動増幅器。
IPC (2)：
Return to Previous Page
