半導体構造物の製造方法

Inventor： , , , ,
Applicant, Patent owner：
Agent (1)：桑垣衛
Gazette classification：公表公報
Application number (International application number)：2008538913
Publication number (International publication number)：2009514247
Application date： Oct. 20, 2006
Publication date： Apr. 02, 2009
Summary：

半導体構造物の製造方法は、歪み半導体層(14)を絶縁層(12)の上に有する基板(10)を設ける工程と、第1デバイス領域(18)を設けて、第1導電型を有する第1の複数のデバイスを形成する工程と、第2デバイス領域(20)を設けて、第2導電型を有する第2の複数のデバイスを形成する工程と、そして歪み半導体層を第2デバイス領域において厚くして、第2デバイス領域の歪み半導体層が第1デバイス領域の歪み半導体層よりも小さい歪みを持つようにする工程と、を含む。別の構成として、半導体構造を形成する方法は、第1導電型を有する第1領域(18)を設ける工程と、絶縁層(34)を、第1領域の少なくとも活性領域(32)の上に形成する工程と、絶縁層を異方性エッチングする工程と、そして絶縁層を異方性エッチングした後に、ゲート電極材料(46)を、絶縁層の少なくとも一部分の上に堆積させる工程とを備える。

Claim (excerpt)：

歪み半導体層を絶縁層の上に有する基板を設ける工程と、第1デバイス領域を設けて、第1導電型を有する第1の複数のデバイスを形成する工程と、第2デバイス領域を設けて、第1導電型とは異なる第2導電型を有する第2の複数のデバイスを形成する工程と、第2デバイス領域の歪み半導体層に第1デバイス領域の歪み半導体層よりも小さい歪みを備えさせるために、第2デバイス領域において歪み半導体層の膜厚を増加させる工程とを備える、半導体構造物の製造方法。

IPC (6)：

H01L 21/336 , H01L 29/786 , H01L 21/823 , H01L 27/092 , H01L 27/08 , H01L 21/205

FI (8)：

H01L29/78 618A , H01L29/78 618C , H01L29/78 613A , H01L29/78 618E , H01L27/08 321C , H01L27/08 331E , H01L27/08 321A , H01L21/205

F-Term (63)：

5F045AA03 , 5F045AA06 , 5F045AB02 , 5F045AC13 , 5F045AD08 , 5F045AD09 , 5F045AD10 , 5F045AD11 , 5F045AD12 , 5F045AD13 , 5F045AD14 , 5F045AD15 , 5F045AE19 , 5F045AF03 , 5F045AF12 , 5F045CA05 , 5F045DA69 , 5F045HA16 , 5F048AA08 , 5F048AC04 , 5F048BA10 , 5F048BA14 , 5F048BA16 , 5F048BB01 , 5F048BB04 , 5F048BB05 , 5F048BC06 , 5F048BD01 , 5F048BD04 , 5F048BD06 , 5F048BD09 , 5F048BG01 , 5F048BG07 , 5F048DA24 , 5F048DA25 , 5F048DA27 , 5F110AA01 , 5F110AA04 , 5F110BB04 , 5F110CC02 , 5F110CC10 , 5F110DD12 , 5F110EE09 , 5F110EE22 , 5F110EE31 , 5F110FF01 , 5F110FF02 , 5F110FF22 , 5F110GG01 , 5F110GG02 , 5F110GG03 , 5F110GG04 , 5F110GG06 , 5F110GG12 , 5F110GG17 , 5F110GG19 , 5F110GG25 , 5F110GG42 , 5F110GG52 , 5F110GG58 , 5F110HJ13 , 5F110HJ14 , 5F110HM15

Return to Previous Page