Pat

J-GLOBAL ID：200903035259887805

半導体装置、メモリカード及びデータ処理システム

Inventor： 辻川 哲也 ,  野副 敦史 ,  金光 道太郎 ,  久保埜 昌次 ,  山本 英二 ,  松原 謙
Applicant, Patent owner： 株式会社日立製作所 ,  株式会社日立超エル・エス・アイ・システムズ
Agent (1)： 玉村 静世
Gazette classification：公開公報
Application number (International application number)：1998032776
Publication number (International publication number)：1999232886
Application date： Feb. 16, 1998
Publication date： Aug. 27, 1999
Summary：

【要約】【課題】 メモリセルに多値情報を書き込むため外部からデータラッチ回路に供給された書込みデータが書込み動作によって失われないようにする。【解決手段】 外部から与えられる書込みデータをデータラッチ回路(DLL,DLR)にラッチし、ラッチした書込みデータが多値のどの閾値に対応するかを複数段階の書込み動作毎に判定してその判定結果である書込み制御情報をセンスラッチ回路(SL)にラッチさせ、ラッチされた書込み制御情報に従って、多値の閾値電圧をメモリセルに設定するための書込み動作を段階的に行なう。書き込み動作が終了しても、データラッチ回路には、当初外部から供給された書込みデータが残っている。過書込み状態などに起因してメモリセルの書込みをやり直すときでも書込みデータを再度外部から受け取ることを要しない。

Claim (excerpt)：

電気的に消去及び書込みが可能な一つの不揮発性メモリセルに多値の情報を記憶可能にする半導体装置であって、一対の入出力端子を有するセンスラッチ回路と、センスラッチ回路の夫々の入出力端子に対応して設けられたビット線と、ビット線に選択的に接続され電気的に消去及び書込み可能な複数個の不揮発性メモリセルと、夫々のビット線に結合されるデータラッチ回路と、前記データラッチ回路を外部とインタフェース可能にする入出力手段と、前記メモリセルに対するデータ読み出し、消去及び書込みを制御する制御手段とを含み、前記制御手段は、外部からの書込みデータを前記データラッチ回路に保持させ、データラッチ回路に保持された複数ビットの書込みデータに基づいて、ビット線への接続が選択された不揮発性メモリセルを閾値電圧の異なるどの状態にするかを決定する書込み制御情報を書込み動作毎に生成して、前記センスラッチ回路にラッチさせるものであることを特徴とする半導体装置。

FI (3)：

G11C 17/00 611 A ,  G11C 17/00 601 T ,  G11C 17/00 641