Pat

J-GLOBAL ID：200903035305625713

増幅回路

Inventor： 大黒 恭治 ,  山中 康正 ,  三木 務
Applicant, Patent owner： 鐘紡株式会社 ,  三菱電機株式会社
Agent (1)： 高田 守
Gazette classification：公開公報
Application number (International application number)：1993217161
Publication number (International publication number)：1995074554
Application date： Sep. 01, 1993
Publication date： Mar. 17, 1995
Summary：

【要約】【目的】 静的消費電流を増やさずに高駆動力を有する増幅回路を実現する。【構成】 差動入力手段28のノード17に、NチャネルMOSトランジスタ8のゲートを接続し、そのソースを電圧降下手段29を介して接地電位GNDのノード12に接続すると共に、そのドレインを、PチャネルMOSトランジスタ7のゲートに接続する。当該MOSトランジスタ8のベータ値は、当該MOSトランジスタ8のドレイン・ソース間電流が上記電圧降下手段29が無い場合のそれと同一となる様に設定される。【効果】 MOSトランジスタ8のベータ値を大きくすることにより大きな電流変動量を得ることができ、増幅回路としての駆動力が大きくなる。

Claim (excerpt)：

第1電位が印加される第1端と、第2電位が印加される第2端と、出力端子と、前記第1及び第2端に接続され、微小な電位変動を生成する手段と、ソースが前記第1端に接続され、ゲートがドレインに接続された第1導通形の第1電界効果トランジスタと、ソース,ゲート及びドレインがそれぞれ前記第1端,第1電界効果トランジスタのゲート及び出力端子に接続された前記第1導通形の第2電界効果トランジスタと、ドレイン及びゲートがそれぞれ前記第1電界効果トランジスタのドレイン及び電位変動生成手段の出力端に接続された第2導通形の第3電界効果トランジスタと、一端が前記第3電界効果トランジスタのソースに接続され、他端が前記第2端に接続された電圧降下を生成する手段とを、備えた増幅回路。

IPC (3)：

H03F 3/45 ,  H03F 1/02 ,  H03F 3/30

Patent cited by the Patent：

Cited by applicant (2)

• 特開昭54-072941
  
• 特開昭61-251216
  

Cited by examiner (2)

• 特開昭54-072941
  
• 特開昭61-251216