Pat

J-GLOBAL ID：200903035320341357

半導体装置とその製造方法

Inventor： 芝 健夫 ,  清田 幸弘 ,  宮内 昭浩 ,  大西 和博 ,  島本 裕巳 ,  内野 俊
Applicant, Patent owner： 株式会社日立製作所 ,  日立デバイスエンジニアリング株式会社
Agent (1)： 小川 勝男
Gazette classification：公開公報
Application number (International application number)：1995030421
Publication number (International publication number)：1996227997
Application date： Feb. 20, 1995
Publication date： Sep. 03, 1996
Summary：

【要約】【目的】MOSFETのソースとドレイン間のパンチスルーを回避し、ドレイン電流および相互コンダクタンスを向上し、ソースとドレインの寄生容量および寄生抵抗を低減する。【構成】MOSFET半導体装置を絶縁膜基板1上の半導体基板内に設けた高濃度第一導電型ソース拡散層5と,その上に堆積した単結晶シリコン半導体層9と,高濃度第一導電型ソース拡散層23と,高濃度第一導電型ドレイン拡散層22と,金属ゲート電極16と,金属よりなるドレインおよびソース電極17,18により構成する。【効果】半導体集積回路の高速化や、この半導体集積回路を適用したシステムの高速化が容易になる。

Claim (excerpt)：

第一半導体基板上に設けた電界効果トランジスタにおいて、ソース拡散層を有し、前記ソース拡散層の上にチャネル領域を有し、前記チャネル領域の上にドレイン拡散層を有し、縦方向にドレイン電流が流れる構造の電界効果トランジスタであることと、ゲート絶縁膜およびゲート電極が前記チャネル領域の周囲の全てもしくは一部を取り囲んでいることと、前記チャネル領域およびソース拡散層およびドレイン拡散層を前記半導体基板に平行な面で切断したときのチャネル領域の断面積が、ソース拡散層およびドレイン拡散層の断面積よりも小さいことを特徴とする半導体装置。

IPC (4)：

H01L 29/78 ,  H01L 21/8234 ,  H01L 27/088 ,  H01L 21/336

FI (3)：

H01L 29/78 653 B ,  H01L 27/08 102 F ,  H01L 29/78 658 A