Pat
J-GLOBAL ID：200903035340300525
薄膜トランジスタ及びその製造方法
Inventor：
,
,
Applicant, Patent owner：
Agent (1)：
北野 好人
Gazette classification：公開公報
Application number (International application number)：1993222578
Publication number (International publication number)：1995078992
Application date： Sep. 07, 1993
Publication date： Mar. 20, 1995
Summary：
【要約】【目的】本発明は、オン電流特性を向上させると共にオフ電流を大幅に低減して、オン/オフ比を大きくすることができる薄膜トランジスタ及びその製造方法を提供することを目的とする。【構成】透明絶縁性基板10上に、水素を含有しない原料及び雰囲気ガスを用いて形成された厚さ450nmの多結晶シリコン層からなるオフ電流低減層12と、水素を含有する原料又は雰囲気ガスを用いて形成された厚さ50nmの多結晶シリコン層からなるチャネル層14とが順に積層され、これらオフ電流低減層12及びチャネル層14から半導体活性層26が構成されている。この半導体活性層26のチャネル層14表面に、n+ 型ソース領域22及びn+ 型ドレイン領域24が相対して形成され、これらに挟まれたチャネル層14上にゲート絶縁膜16を介してゲート電極18が形成されている。
Claim (excerpt)：
透明絶縁基板と、前記透明絶縁基板上に形成された半導体活性層と、前記半導体活性層表面に相対して形成されたソース領域及びドレイン領域と、前記ソース領域と前記ドレイン領域とに挟まれた前記半導体活性層上にゲート絶縁膜を介して形成されたゲート電極とを具備する薄膜トランジスタにおいて、前記半導体活性層が、前記透明絶縁基板上に形成された第1の多結晶シリコン層からなるオフ電流低減層と、前記オフ電流低減層上に積層された第2の多結晶シリコン層からなるチャネル層とを有し、前記ソース領域及び前記ドレイン領域が、それぞれ前記チャネル層内に形成されていることを特徴とする薄膜トランジスタ。
Patent cited by the Patent：
Return to Previous Page
