Pat

J-GLOBAL ID：200903035450551655

電極架橋型分子素子の電極製造方法及び該方法により製造された電極構造を有する電極架橋型分子素子

Inventor： 内藤 泰久 ,  水谷 亘 ,  川西 祐司
Applicant, Patent owner： 独立行政法人産業技術総合研究所
Gazette classification：公開公報
Application number (International application number)：2003045863
Publication number (International publication number)：2004259748
Application date： Feb. 24, 2003
Publication date： Sep. 16, 2004
Summary：

【課題】電子ビームリソグラフィーを用いずに分子サイズのギャップをもつ電極構造を容易に形成し、該電極を用いた電極架橋型分子素子を実現する。【解決手段】基板11上にフォトリソグラフィーにより所定の水平方向幅のレジストパターン12を形成し、基板面に対してθ1(0°<θ1<90°)の角度で導電性材料を斜め蒸着し、所定幅のギャップ13が形成されるように第1番目の電極層14a、14bを形成した後、レジストパターンのリフトオフ処理を行い、次いで、再度フォトリソグラフィーによりスリット15を持つレジストパターン16a,16bを前記ギャップをまたいで両側に形成し、前記θ1の方向とは反対の方向から基板面に対してθ2(0°<θ2<θ1<90°)の角度で導電性材料を斜め蒸着し、レジストパターンのリフトオフ処理を行うことによって、10〜40nm幅のギャップGを有する電極構造を実現する。【選択図】 図2

Claim (excerpt)：

基板上にフォトリソグラフィーにより所定の水平方向幅のレジストパターンを形成する第1のレジストパターン形成工程と、 基板面に対してθ1(0°<θ1<90°)の角度で導電性材料を斜め蒸着し、所定幅のギャップが形成されるように第1番目の電極層を設ける第1の蒸着工程と、 第1のリフトオフ処理工程と、 再度フォトリソグラフィーによりスリットを持つレジストパターンを前記ギャップをまたいで両側に形成する第2のレジストパターン形成工程と、 前記θ1の方向とは反対の方向から基板面に対してθ2(0°<θ2<θ1<90°)の角度で導電性材料を斜め蒸着し、10〜40nm幅のギャップが形成されるように第2番目の電極層を設ける第2の蒸着工程と、 第2のリフトオフ処理工程と からなることを特徴とする、電極架橋型分子素子の電極製造方法。

IPC (3)：

H01L21/285 ,  H01L21/28 ,  H01L51/00

FI (4)：

H01L21/285 P ,  H01L21/28 E ,  H01L21/28 301B ,  H01L29/28

F-Term (6)：

4M104AA01 ,  4M104BB13 ,  4M104DD34 ,  4M104DD66 ,  4M104FF13 ,  4M104HH14