Pat

J-GLOBAL ID：200903035488436884

半導体集積回路装置の製造方法

Inventor： 田辺 義和 ,  齋藤 達之 ,  山本 直樹
Applicant, Patent owner： 株式会社日立製作所
Agent (1)： 筒井 大和
Gazette classification：公開公報
Application number (International application number)：1998244966
Publication number (International publication number)：2000077408
Application date： Aug. 31, 1998
Publication date： Mar. 14, 2000
Summary：

【要約】【課題】 ダマシンプロセスによって埋め込みメタル配線を形成する際、絶縁膜上に成膜したメタル層を低熱負荷で安定にリフローさせる。【解決手段】 ウエハ1の主面上の酸化シリコン膜23に溝24〜27を形成した後、溝24〜27の内部を含む酸化シリコン膜23上にCu膜を堆積する。次に、水素ガスおよび酸素ガスから触媒により合成された水蒸気と水素とを含んだ混合ガス雰囲気下でCu膜をリフローすることによって、溝24〜27の内部にCu膜を流し込んだ後、溝24〜27の外部の不要なCu膜をCMP法によって除去することにより、溝24〜27の内部にCu配線30〜33を形成する。

Claim (excerpt)：

以下の工程を含むことを特徴とする半導体集積回路装置の製造方法;(a)半導体集積回路装置製造用ウエハの第1の主面の第1の絶縁膜に、少なくとも一部が前記第1の絶縁膜の下層に設けられた第1の導電領域に連結した孔または溝を形成する工程、(b)前記孔または溝および前記第1の絶縁膜上に直接またはバリア層を介して銅を主要な成分とするメタル層を形成する工程、(c)水蒸気および還元性ガスを含む混合ガス雰囲気下で、前記メタル層にリフロー処理を施す工程、(d)リフロー処理された前記第1の主面側に機械的平坦化処理を施すことによって、前記孔または溝の外部の前記メタル層を除去する工程。

F-Term (23)：

5F033AA02 ,  5F033AA04 ,  5F033AA05 ,  5F033AA12 ,  5F033AA29 ,  5F033AA64 ,  5F033AA67 ,  5F033AA73 ,  5F033BA15 ,  5F033BA17 ,  5F033BA25 ,  5F033BA36 ,  5F033BA45 ,  5F033DA06 ,  5F033DA07 ,  5F033DA13 ,  5F033DA15 ,  5F033DA34 ,  5F033DA35 ,  5F033DA36 ,  5F033DA38 ,  5F033EA02 ,  5F033EA25