Pat
J-GLOBAL ID：200903035513107246

半導体装置及びその製造方法

Inventor：
王 文生

About 王 文生


Applicant, Patent owner：
富士通株式会社

About 富士通株式会社


Agent (1)： 岡本 啓三
Gazette classification：公開公報
Application number (International application number)：2003030479
Publication number (International publication number)：2004241679
Application date： Feb. 07, 2003
Publication date： Aug. 26, 2004
Summary：
【課題】キャパシタを有する半導体装置に関し、キャパシタの膜剥がれを防止しリーク電流を低減することを目的とする。【解決手段】絶縁膜11の上に形成された異なる材料の積層構造からなり且つ-2×109 〜5×109 dyne/cm2の応力を有するキャパシタ下部電極14aと、キャパシタ下部電極14aの上に形成された誘電体膜15aと、誘電体膜15aの上に形成されたキャパシタ上部電極16aとを含む。【選択図】 図5
Claim (excerpt)：
半導体基板の上に形成された第1絶縁膜と、 前記第1絶縁膜の上に形成された異なる材料の積層構造からなり且つ-2×109 〜5×109 dyne/cm2の応力を有するキャパシタ下部電極と、 前記キャパシタ下部電極の上に形成された誘電体膜と、 前記誘電体膜の上に形成されたキャパシタ上部電極と、 前記キャパシタ下部電極、前記誘電体膜及び前記キャパシタ上部電極からなるキャパシタを覆う第2絶縁膜とを有することを特徴とする半導体装置。
IPC (1)：
H01L27/105
FI (1)：
H01L27/10 444B
F-Term (23)：
5F083FR02 ,  5F083GA06 ,  5F083GA27 ,  5F083JA15 ,  5F083JA17 ,  5F083JA33 ,  5F083JA36 ,  5F083JA37 ,  5F083JA38 ,  5F083JA39 ,  5F083JA40 ,  5F083JA43 ,  5F083JA56 ,  5F083MA05 ,  5F083MA06 ,  5F083MA18 ,  5F083MA19 ,  5F083MA20 ,  5F083NA01 ,  5F083NA02 ,  5F083PR22 ,  5F083PR34 ,  5F083PR40
Patent cited by the Patent：
Cited by examiner (8)
Show all

Return to Previous Page

TOP

BOTTOM