Pat
J-GLOBAL ID：200903035533269404

半導体記憶装置、半導体装置、データ処理装置及びコンピュータシステム

Inventor：
長田 健一

About 長田 健一

, 
樋口 久幸

About 樋口 久幸

, 
石橋 孝一郎

About 石橋 孝一郎


Applicant, Patent owner：
株式会社日立製作所

About 株式会社日立製作所


Agent (1)： 小川 勝男
Gazette classification：公開公報
Application number (International application number)：1997016223
Publication number (International publication number)：1998106269
Application date： Jan. 30, 1997
Publication date： Apr. 24, 1998
Summary：
【要約】【課題】 メモリセル又はメモリセルアレイの面積の増大を抑さえて、キャッシュメモリの高速なストア処理を実現することである。【解決手段】 メモリアレイ(BANK1)と、センスアンプ(104)に接続される第1のグローバルビット線(RGBL)と、ライトアンプ(102)に接続される第2のグローバルビット線(WGBL)と、前記複数のビット線(LBL)を前記第1のグローバルビット線(RGBL)及び第2のグローバルビット線(WGBL)に選択的に接続する選択回路(YSW1)とを具備する。【効果】 読み出しと書き込みのためのビット線の充放電を並列に行うことができるため、読み出しと書き込みの連続動作を高速化でき、1サイクルで終えることが可能となり、1サイクルストアが実現できる。
Claim (excerpt)：
複数のワード線と、複数のビット線と、前記複数のワード線と複数のビット線との交点に配置される複数のメモリセルを有するメモリアレイと、センスアンプに接続される第1のグローバルビット線と、ライトアンプに接続される第2のグローバルビット線と、前記複数のビット線対を前記第1及び第2のグローバルビット線に選択的に接続する選択回路とを具備してなり、前記第1及び第2のグローバルビット線は前記メモリアレイ上に配置され、前記メモリアレイからデータを読み出す場合は、前記複数のビット線は前記第1のグローバルビット線に電気的に接続され、前記センスアンプを介してデータが出力され、前記メモリアレイにデータを書き込む場合は、前記ライトアンプを介してデータが前記第2のグローバルビット線に入力され、前記複数のビット線は前記第2のグローバルビット線に電気的に接続されることを特徴とする半導体記憶装置。
IPC (5)：
G11C 11/413 ,  G06F 12/08 310 ,  G11C 11/401 ,  H01L 21/8244 ,  H01L 27/11
FI (4)：
G11C 11/34 301 A ,  G06F 12/08 310 Z ,  G11C 11/34 371 Z ,  H01L 27/10 381
Patent cited by the Patent：
Cited by examiner (4)
Show all

Return to Previous Page

TOP

BOTTOM