Pat

J-GLOBAL ID：200903035548334385

疑似乱数生成装置

Inventor： 森田 光 ,  阿部 正幸 ,  青山 政夫
Applicant, Patent owner： 日本電信電話株式会社
Agent (1)： 伊東 忠彦
Gazette classification：公開公報
Application number (International application number)：1994102990
Publication number (International publication number)：1995311675
Application date： May. 17, 1994
Publication date： Nov. 28, 1995
Summary：

【要約】【目的】 本発明の目的は、乱数Rの周期推定に必要な演算量は|R|程度であっても、最大周期を拡大し、容易にRの乱数列が推定できないような長周期の乱数生成が可能となる疑似乱数生成装置を提供することである。【構成】 本発明は、乱数Rのサイズが暗号化関数fの入出力変数x,yのサイズよりも大きい場合に、乱数Rを入出力変数x,yのサイズ以下のn個のブロックRi に分割して格納する第1の記憶手段2と、第1の記憶手段2よりブロックRi を入力とし、暗号化関数fを組み合わせて乱数関数gi を生成する乱数関数回路3と、乱数関数回路3から入力される乱数関数gi により、第1の記憶手段2の乱数RのブロックRi を更新する制御手段とを有する。

Claim (excerpt)：

ディジタル論理回路により構成される暗号化関数fにより、y←f(x,k)(入出力変数x,yともビット長が同じで、kは暗号鍵で任意長の変数)を利用して、記憶手段に蓄積される乱数Rを起動信号が入力されるタイミングで更新することにより疑似乱数を生成する疑似乱数生成装置において、該乱数Rのサイズが該暗号化関数fの入出力変数x,yのサイズよりも大きい場合に、該乱数Rを該入出力変数x,yのサイズ以下のn個のブロックRi (i=0,1,...,n-1)(以下、R=R0 ,R1 ,...,Rn-2 ,Rn-1 )に分割して格納する第1の記憶手段と、該第1の記憶手段より該ブロックRi を入力とし、該暗号化関数fを組み合わせて乱数関数gi を生成する乱数関数回路と、該乱数関数回路から入力される該乱数関数gi により、該第1の記憶手段の乱数RのブロックRi ←gi (Rr0,Rr1,Rr2,...,Rr m-1 )(rj ∈[0,n-1]、j∈[0,m-1],m≦nで、rj は、n個のブロックRi (i∈[0,n-1]から特定のブロックRr j を選び出すインデックスである)を更新する制御手段とを有することを特徴とする疑似乱数生成装置。

IPC (6)：

G06F 7/58 ,  G09C 1/00 ,  H04K 1/00 ,  H04L 9/00 ,  H04L 9/10 ,  H04L 9/12