Pat
J-GLOBAL ID:200903035559564641

半導体装置及び表示装置用基板及び液晶表示装置の製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 山下 穣平
Gazette classification:公開公報
Application number (International application number):1997294468
Publication number (International publication number):1999135479
Application date: Oct. 27, 1997
Publication date: May. 21, 1999
Summary:
【要約】【課題】 半導体装置の配線パターン形成時に、装置を複雑にすることなく、反応生成物を除去可能で、特性の優れた配線パターンを作成する。【解決手段】 チタンあるいはチタン化合物と、アルミニウムあるいはアルミニウム合金とを積層した半導体基板において、フォトレジストを用いたレジストパターン形成工程と、前記レジストパターンをマスクとし、塩素を含むガスを用いるドライエッチング工程と、該ドライエッチング後に、真空を保持したまま、前記半導体基板を230〜260°Cに制御した状態で酸素プラズマ処理を行うアッシング工程を有し、該アッシング工程は、少なくともフッ素を含むガスを添加してプラズマ処理する工程と、フッ素を含まず、アルコールガスを添加してプラズマ処理する工程と、を連続して行うことにより配線パターンを形成することを特徴とする。
Claim (excerpt):
半導体基板上に導電性パターンを形成する半導体装置の製造方法において、半導体基板上にアルミニウムを含む層とチタンを含む層を積層した導電層を形成する工程と、前記導電性パターンに対応したレジストパターンをマスクとして、塩素を含むガスを用いるドライエッチング工程と、前記ドライエッチング工程から引き続き真空を保持したまま、上記レジストを除去するアッシング工程と、を有し、該アッシング工程は、酸素ガスに少なくともフッ素を含むガスを添加してプラズマ処理する工程と、フッ素を含まず、酸素ガスにアルコールを含むガスを添加してプラズマ処理する工程とを連続的に行なうことを特徴とする半導体装置の製造方法。
IPC (4):
H01L 21/3065 ,  G02F 1/136 500 ,  G09F 9/33 ,  H01L 21/3213
FI (4):
H01L 21/302 G ,  G02F 1/136 500 ,  G09F 9/33 K ,  H01L 21/88 D

Return to Previous Page