Pat

J-GLOBAL ID：200903035676520876

ICパッケージの製造方法

Inventor： 赤穂 和則
Applicant, Patent owner： 株式会社住友金属エレクトロデバイス
Agent (1)： 加古 宗男
Gazette classification：公開公報
Application number (International application number)：1998033130
Publication number (International publication number)：1999233678
Application date： Feb. 16, 1998
Publication date： Aug. 27, 1999
Summary：

【要約】【課題】 ビルドアップ多層基板とICチップとの接続不良を防止する。【解決手段】 コア材13上にICチップ11と同じ厚みの絶縁層15を形成し、この絶縁層15のキャビティ16内に、ICチップ11をパッド12側の面を上向きにして嵌め込み、ICチップ11をコア材13に接着する。ICチップ11のパッド12側の面と絶縁層15の上面とで形成される同一平面に感光性樹脂層18を形成し、この感光性樹脂層18をフォトエッチングしてビアホールを形成した後、その上からめっきにてビア導体20と内層配線パターン21を形成し、以後、感光性樹脂層18の形成、ビアホールの形成及びビア導体20と内層配線パターン21の形成を順次繰り返して、ICチップ11上にビルドアップ多層基板17を形成する。最上層のビア導体20の上端部分に半田ペーストを印刷し、これをリフローにより溶融させて半田バンプ22を形成する。

Claim (excerpt)：

ICチップのパッド面を上向きにして、そのパッド面上に感光性樹脂層を形成し、この感光性樹脂層をフォトエッチングしてビアホールを形成した後、その上からめっきにて配線層を形成し、以後、前記感光性樹脂層の形成、ビアホールの形成及び配線層の形成を順次繰り返して、前記ICチップ上にビルドアップ多層基板を形成するICパッケージの製造方法。

IPC (2)：

H01L 23/12 ,  H05K 3/46

FI (3)：

H01L 23/12 N ,  H05K 3/46 B ,  H05K 3/46 Q