Pat

J-GLOBAL ID：200903035764936861

半導体メモリー装置の製造方法

Inventor： 内田 博文
Applicant, Patent owner： 松下電子工業株式会社
Agent (1)： 小鍜治 明 (外2名)
Gazette classification：公開公報
Application number (International application number)：1992178053
Publication number (International publication number)：1994021393
Application date： Jul. 06, 1992
Publication date： Jan. 28, 1994
Summary：

【要約】【目的】 2次元的な面積を大きくしないで、大面積のポリシリコン電極を実現する。【構成】 一導電型の半導体基板1に絶縁膜とシリコン窒化膜20を成長した後に、コンタクト窓10を形成し、ポリシリコン膜21を成長する。その後、シリコン酸化膜22を成長し、パターニングしてポリシリコン電極23を形成する。次に、前記シリコン酸化膜にシリコン酸化膜パターン24を形成した後に、ポリシリコン膜25を形成した後にエッチバックして、表面積の大きな蓄積電極26を形成する。これによって約50%の面積増加になる。次に、容量絶縁膜13、プレート電極14、BPSG膜15、アルミニウム配線16、表面保護膜17を順次形成する。

Claim (excerpt)：

一導電型の半導体基板に第一のポリシリコン膜を形成する工程と、前記ポリシリコン膜上に第一の絶縁膜を形成する工程と、前記第一の絶縁膜にパターンを形成し、第二のポリシリコン膜を成長する工程と、前記第二のポリシリコン膜をエッチバックする工程と、前記の第一の絶縁膜を除去する工程と、前記第一および第二のポリシリコン膜上に容量絶縁膜を形成する工程と、前記容量絶縁膜上に第三のポリシリコン膜を形成する工程とを備えたことを特徴とする半導体メモリー装置の製造方法。

IPC (3)：

H01L 27/108 ,  H01L 21/302 ,  H01L 27/04