Pat

J-GLOBAL ID：200903035842407447

薄膜トランジスタの製造方法

Inventor： 樫本 登
Applicant, Patent owner： 株式会社東芝 ,  東芝電子エンジニアリング株式会社
Agent (1)： 須山 佐一
Gazette classification：公開公報
Application number (International application number)：1993316722
Publication number (International publication number)：1995169969
Application date： Dec. 16, 1993
Publication date： Jul. 04, 1995
Summary：

【要約】【目的】 ゲート耐圧に優れ信頼性の高いシリコン薄膜トランジスタを実現する。【構成】 シリコン層101を形成し、前記シリコン層101を上面から熱酸化して下層の部分のシリコン層102を残して熱酸化シリコン層103を形成し、前記熱酸化シリコン層103を前記熱酸化されずに残したシリコン層102のうち活性層105領域となる部分の上を覆うような形状にパターニングし、前記熱酸化シリコン層103およびそれから露出したシリコン層101を表面から熱酸化し、前記熱酸化されずに残した部分のシリコン層102のうちチャネル領域110とすべき部分を覆うように前記パターニングされた熱酸化シリコンの島104上にゲート電極107を形成することにより、薄い部分のない十分な膜厚を有してゲート耐圧が大きく信頼性の高いシリコン薄膜トランジスタを実現できる。

Claim (excerpt)：

絶縁性基板面上にシリコン層を形成する工程と、前記シリコン層を熱酸化して上面から熱酸化シリコン層を形成するとともに、該シリコン層の下層部分は熱酸化しないままのシリコン層として残す工程と、前記熱酸化シリコン層を、前記熱酸化しないまま残したシリコン層のうち活性層を形成する部分の上を覆うような形状にパターニングする工程と、パターニングされた前記熱酸化層および該熱酸化層による被覆から露出した部分の前記シリコン層を、それらの上面からさらに熱酸化するとともに、前記シリコン層のうち前記熱酸化層によって被覆された領域の少なくとも下層部分は熱酸化しないままのシリコン層として残して活性層とする工程と、前記熱酸化されないまま残したシリコン層による活性層のチャネル領域を覆うように、前記パターニングされた熱酸化シリコン層上にゲート電極を形成する工程と、を含むことを特徴とする薄膜トランジスタの製造方法。

IPC (3)：

H01L 29/786 ,  H01L 21/316 ,  H01L 21/324

FI (2)：

H01L 29/78 311 G ,  H01L 29/78 311 R