Pat

J-GLOBAL ID：200903035890225601

回路基板へのリード端子接合方法及びリード端子付き回路基板

Inventor： 久保 雅男 ,  鎌田 策雄 ,  小笠原 正信 ,  中村 良光
Applicant, Patent owner： 松下電工株式会社
Agent (1)： 石田 長七 (外2名)
Gazette classification：公開公報
Application number (International application number)：1993211936
Publication number (International publication number)：1995065878
Application date： Aug. 26, 1993
Publication date： Mar. 10, 1995
Summary：

【要約】【目的】 回路基板のスルホールとリード端子との接合を安定して行う。【構成】 回路基板1のスルホール2にリード端子3を接合する回路基板1へのリード端子3接合方法である。半田層4を形成したリード端子3を半田層4を形成した回路基板1のスルホール2に挿入し、リード端子3とスルホール2の内壁面とを接触させる。この状態でエネルギービーム5を照射してリード端子3をスルホール2にフラックスレスで接合する。

Claim (excerpt)：

回路基板のスルホールにリード端子を接合する回路基板へのリード端子接合方法において、リード端子及びスルホールの双方に半田層を形成し、リード端子をスルホールに挿入させ、リード端子とスルホールの内壁面とを接触させた後エネルギービームを照射してリード端子をスルホールにフラックスレスで接合することを特徴とする回路基板へのリード端子接合方法。

IPC (4)：

H01R 9/09 ,  H01R 43/02 ,  H05K 3/34 505 ,  H05K 3/34 507