Pat
J-GLOBAL ID：200903035934149428
差動増幅回路
Inventor：
,
,
Applicant, Patent owner：
Agent (1)：
川口 義雄 (外1名)
Gazette classification：公開公報
Application number (International application number)：1991171337
Publication number (International publication number)：1993022052
Application date： Jul. 11, 1991
Publication date： Jan. 29, 1993
Summary：
【要約】【目的】 複数の入力信号が選択的に印加される差動増幅回路を用いたボルテージフォロワ回路において、すべての入力信号が選択されない状態においてその駆動負荷が不必要に充電されることを防止する。【構成】 入力選択信号C1〜Cnがすべてハイレベルとなり、入力信号V1〜Vnのいずれも選択されない場合、すべてのスイッチングトランジスタPa1〜Panがオフとなる。この間、バイアス電圧切替信号STBがハイレベルとなりトランジスタP3のゲートにはバイアス電圧切替回路10を介してハイレベルの電圧VDDが印加され、トランジスタP1はオフとなる。これにより、トランジスタP3,N2の接続点の電位はグランドレベルとなる。従って、ボルテージフォロワ回路の出力信号OUTもこのときグランドレベルとなるので、駆動負荷CFがVDDレベルで不必要に充電されることが防止される。
Claim (excerpt)：
複数の入力信号が選択的に印加される非反転入力と、出力に接続された反転入力と、前記非反転入力及び反転入力に一定の電流を供給するための定電流回路と、前記非反転入力に前記複数の入力信号のいずれも印加されない間、前記出力の電位をグランドレベルに固定すべく前記定電流回路による電流の供給を停止させる手段とを備えたことを特徴とする差動増幅回路。
IPC (3)：
H03F 3/45
, H03F 1/52
, H03K 19/0175
