Pat

J-GLOBAL ID：200903035954099141

半導体集積回路装置、及びその製造方法

Inventor： 梅本 哲也 ,  田中 孝典
Applicant, Patent owner： 三菱電機株式会社
Agent (1)： 早瀬 憲一
Gazette classification：公開公報
Application number (International application number)：1994135790
Publication number (International publication number)：1996008402
Application date： Jun. 17, 1994
Publication date： Jan. 12, 1996
Summary：

【要約】【目的】 キャパシタと抵抗素子とからなる直列回路のチップ占有面積を低減する。【構成】 抵抗素子の機能を果たす活性層12の一部をキャパシタ11の下地金属として用いる。【効果】 抵抗素子の一部をキャパシタとして利用しているために、キャパシタと抵抗とを接続する配線が不要となり、またキャパシタ上地金属とこれと接続する配線とを同一部材にて形成できる。

Claim (excerpt)：

基板表面に容量素子と抵抗素子とからなる直列回路を形成してなる半導体集積回路装置において、基板表面に形成された、上記抵抗素子となる第1の導電層と、その一部が上記第1の導電層が形成された領域の上方に位置するよう、上記第1の導電層上に絶縁体を介して形成され、上記第1の導電層とともにキャパシタを構成する第2の導電層とを備えたことを特徴とする半導体集積回路装置。

IPC (2)：

H01L 27/04 ,  H01L 21/822

FI (2)：

H01L 27/04 P ,  H01L 27/04 C