Pat

J-GLOBAL ID：200903036008399638

半導体装置の製造方法

Inventor： 高木 英雄 ,  吉田 明弘
Applicant, Patent owner： 富士通株式会社
Agent (1)： 青木 朗 (外4名)
Gazette classification：公開公報
Application number (International application number)：1991237987
Publication number (International publication number)：1993074961
Application date： Sep. 18, 1991
Publication date： Mar. 26, 1993
Summary：

【要約】【目的】 IC、LSIなどの半導体装置の製造方法、より詳しくは、該半導体装置の配線の形成方法に関し、Ti/TiNバリア層を用いた多層配線において、TiN層と上層金属層との反応(相互拡散)を抑制し、Si基板ないしポリシリコンまたはシリサイドの層とのコンタクト信頼性を向上させ、かつ該多層配線自身の信頼性を向上させる。【構成】 Ti層5とTiN層6とからなるバリア層およびその上の金属層8を含んでなる半導体装置の多層構造配線を形成する方法において、該金属層8の形成前に、TiN層6を酸化して薄い酸化膜7を形成し、その際に、TiNの酸化膜7の反射強度を酸化前のTiNの反射強度に対して0.65〜0.9(測定入射波長:480nmにて)とするように構成する。

Claim (excerpt)：

Ti層とTiN層とからなるバリア層およびその上の金属層を含んでなる多層構造配線を有する半導体装置を製造する方法において、前記金属層(8)の形成前に、前記TiN層(6)を酸化して、該TiN層および該金属層とが反応せずかつ電気的な導通がとれる程度の薄い酸化膜(7)を形成することを特徴とする半導体装置の製造方法。

IPC (2)：

H01L 21/90 ,  H01L 21/318

Patent cited by the Patent：

Cited by examiner (3)

• 特開昭58-021339
  
• 特開平2-249273
  
• 特開平4-196122