Pat
J-GLOBAL ID：200903036109315605

基板処理装置

Inventor：
緒方 久仁恵

About 緒方 久仁恵

, 
西向 公基

About 西向 公基

, 
松土 龍夫

About 松土 龍夫


Applicant, Patent owner：
東京エレクトロン株式会社

About 東京エレクトロン株式会社


Agent (1)： 大森 純一
Gazette classification：公開公報
Application number (International application number)：2001060953
Publication number (International publication number)：2002260994
Application date： Mar. 05, 2001
Publication date： Sep. 13, 2002
Summary：
【要約】 (修正有)【課題】 測定の遅延に起因した基板の処理不良の発生を極力なくす基板処理装置を提供すること。【解決手段】 基板処理装置50内に測定ユニット1も組み込んだ構成とし、しかもこの測定ユニット1に対するウエハWの搬送を当該基板処理装置50内の搬送装置21,22を用いて行っている。また、キャテロメトリ(Scatterometry)技術によりウエハW上に形成されたパターンをパターンマッチングにより測定している。
Claim (excerpt)：
露光処理後のレジスト膜が形成された基板に対して現像処理を施すための現像処理ユニットと、基板上に光を照射するための光源と、前記光が照射された基板からの反射光を検出するための検出器とを有する測定ユニットと、前記現像処理ユニットと前記測定ユニットとの間で基板を搬送する搬送装置とを一体的に有すると共に、レジスト膜の状態に対応して予め算出された回折パターンを複数記憶する記憶部と、前記検出器により検出された反射光から回折パターンを解析する解析手段と、前記解析された回折パターンと前記予め算出された回折パターンとのマッチングを行うマッチング手段とを具備することを特徴とする基板処理装置。
IPC (4)：
H01L 21/027 ,  G01B 11/24 ,  G03F 7/26 501 ,  H01L 21/68
FI (4)：
G03F 7/26 501 ,  H01L 21/68 A ,  H01L 21/30 569 G ,  G01B 11/24 F
F-Term (26)：
2F065AA22 ,  2F065AA24 ,  2F065AA56 ,  2F065CC19 ,  2F065FF48 ,  2F065GG03 ,  2F065GG24 ,  2F065HH03 ,  2F065HH13 ,  2F065JJ03 ,  2F065JJ09 ,  2F065JJ26 ,  2F065LL12 ,  2F065QQ27 ,  2F065TT01 ,  2F065TT02 ,  2F065TT07 ,  2H096AA25 ,  2H096LA17 ,  5F031CA02 ,  5F031MA09 ,  5F031MA24 ,  5F031MA26 ,  5F031PA10 ,  5F046LA11 ,  5F046LA15
Patent cited by the Patent：
Cited by examiner (4)
Show all

Return to Previous Page

TOP

BOTTOM