Pat
J-GLOBAL ID：200903036118460537
半導体メモリセル
Inventor：
Applicant, Patent owner：
Agent (1)：
菊池 弘
Gazette classification：公開公報
Application number (International application number)：1991303774
Publication number (International publication number)：1993121693
Application date： Oct. 24, 1991
Publication date： May. 18, 1993
Summary：
【要約】【目的】 メモリセルの平面的な占有面積を大幅に縮小する。【構成】 ワード線44とビット線43の交差部においてワード線44に厚さ方向に柱状の半導体46を埋め込み、その上下両端部にソース・ドレインの拡散層48,49を形成して、ワード線44をゲート電極とするトランジスタを前記交差部に縦型に形成する。
Claim (excerpt)：
少なくともビット線とワード線と、該ワード線をゲート電極とするトランジスタを有する半導体メモリセルにおいて、ビット線とワード線とを交差して配置し、その交差部において、ワード線内に該ワード線の厚み方向に柱状半導体を埋込み、その柱状半導体の両端部にソース・ドレインの拡散層を形成することにより、前記ワード線をゲート電極とするトランジスタを前記交差部に縦型に構成したことを特徴とする半導体メモリセル。
IPC (2)：
H01L 27/108
, H01L 27/112
H01L 27/10 325 N
, H01L 27/10 325 P
, H01L 27/10 433
Cited by examiner (8)
Show all
Return to Previous Page
