Pat
J-GLOBAL ID：200903036175947825

半導体装置の製造方法

Inventor：
駒井 正嗣

About 駒井 正嗣


Applicant, Patent owner：
住友金属工業株式会社

About 住友金属工業株式会社


Agent (1)： 井内 龍二
Gazette classification：公開公報
Application number (International application number)：1995199808
Publication number (International publication number)：1997050982
Application date： Aug. 04, 1995
Publication date： Feb. 18, 1997
Summary：
【要約】【構成】 CF4 、CHF3 及びHe又はArの混合ガスを用い、CF4 /CHF3 ガス流量比を1/7〜1/1に設定し、高周波電力を100W〜300Wの範囲に設定する条件でSiN膜24とPSG膜23の2層からなるパッシベ-ション膜30をエッチングする工程を含んでいる半導体装置の製造方法。【効果】 同一装置及び同一のエッチング条件でSiN膜24とPSG膜23とからなるパッシベ-ション膜30にエッチング処理を施すことができる。また、SiN膜24とPSG膜23のエッチングレ-トが同じになるエッチング条件でエッチング処理を行うことができるので、良好なエッチング形状を得ることができ、パッシベ-ション膜30の側壁を滑らかにすることができる。
Claim (excerpt)：
多層配線構造を有し、最上の配線層上にSiN膜とPSG膜の2層からなるパッシベーション膜を有する半導体装置の製造方法において、CF4 、CHF3 及びHeまたはArの混合ガスを用い、CF4 /CHF3 ガス流量比を1/7〜1/1に設定し、高周波電力を100W〜300Wの範囲に設定する条件で前記SiN膜とPSG膜の2層からなるパッシベーション膜をエッチングする工程を含むことを特徴とする半導体装置の製造方法。
FI (2)：
H01L 21/302 F ,  H01L 21/302 C
Patent cited by the Patent：
Cited by examiner (5)
Show all

Return to Previous Page

TOP

BOTTOM