Pat
J-GLOBAL ID：200903036194784333
疑似LSI装置及びそれを用いたデバッグ装置
Inventor：
,
,
,
Applicant, Patent owner：
Agent (1)：
野河 信太郎
Gazette classification：公開公報
Application number (International application number)：1993004543
Publication number (International publication number)：1994003414
Application date： Jan. 14, 1993
Publication date： Jan. 11, 1994
Summary：
【要約】【目的】 本発明は、LSI(大規模集積回路)の開発などにおいて用いられる疑似LSI装置、及び疑似LSI装置を用いたエミュレーション装置に関し、装置本体から切り離した場合であっても回路データが消滅することなく疑似LSIを構成することを可能にすることを目的とする。【構成】 回路データが書き込まれることによって疑似LSIを構成するプログラマブル・ゲートアレイからなる疑似動作部12と、外部からダウンロードされる回路データを格納するための不揮発性記憶部11と、不揮発性記憶部11に格納された回路データを疑似動作部12に転送するための転送部13と、電源部14とを備え、これらが一体的に設けられて構成される。
Claim (excerpt)：
共通の回路基板上に装着した複数のプログラム可能な論理素子を用いて単一の電子回路をエミュレートする疑似LSI装置において、回路データが書き込まれることにより疑似LSIを構成する複数のプログラマブル・ゲートアレイからなる疑似動作部(12)と、外部からダウンロードされる回路データを格納するための不揮発性記憶部(11)と、前記不揮発性記憶部(11)に格納された回路データを前記疑似動作部(12)に転送するための転送部(13)と、電源部(14)とを備え、これらが一体的に設けられてなることを特徴とする疑似LSI装置。
IPC (3)：
G01R 31/28
, H03K 19/00
, H03K 19/173 101
