Pat
J-GLOBAL ID：200903036217174724

半導体装置およびその製造方法

Inventor：
宇佐美 達矢

About 宇佐美 達矢


Applicant, Patent owner：
NECエレクトロニクス株式会社

About NECエレクトロニクス株式会社


Agent (1)： 速水 進治
Gazette classification：公開公報
Application number (International application number)：2003146718
Publication number (International publication number)：2004349572
Application date： May. 23, 2003
Publication date： Dec. 09, 2004
Summary：
【課題】半導体装置の層間絶縁膜の劣化を抑制するとともに、配線やプラグ等を構成する金属膜の劣化を抑制し、高い信頼性を有する半導体装置を提供する。【解決手段】第1Cu配線109の表面をシリコンを含んだガスに曝し、シリコン変質層110を形成する。シリコンを含むガスとしては、例えば、モノシラン等を窒素等の不活性ガスで希釈したものが用いられる。次に第1Cu配線109表面をWF6を含むガスに暴露する。これにより、第1Cu配線109を構成するCuの一部がタングステンにより置換され、Si含有タングステン膜130が形成される。【選択図】 図4
Claim (excerpt)：
半導体基板上に犠牲膜を形成する工程と、 該犠牲膜中に金属膜を形成する工程と、 前記金属膜の表面を改質して保護層を形成する工程と、 前記保護層をマスクとして前記犠牲膜をエッチバックする工程と、 前記金属膜を覆うように絶縁膜を形成する工程と、 を含むことを特徴とする半導体装置の製造方法。
IPC (1)：
H01L21/768
FI (1)：
H01L21/90 J
F-Term (67)：
5F033HH11 ,  5F033HH12 ,  5F033HH18 ,  5F033HH19 ,  5F033HH21 ,  5F033HH28 ,  5F033HH32 ,  5F033HH33 ,  5F033HH34 ,  5F033JJ11 ,  5F033JJ18 ,  5F033JJ19 ,  5F033JJ21 ,  5F033JJ32 ,  5F033JJ33 ,  5F033JJ34 ,  5F033KK11 ,  5F033KK12 ,  5F033KK18 ,  5F033KK19 ,  5F033KK21 ,  5F033KK28 ,  5F033KK32 ,  5F033KK33 ,  5F033KK34 ,  5F033MM01 ,  5F033MM02 ,  5F033MM05 ,  5F033MM12 ,  5F033MM13 ,  5F033NN03 ,  5F033NN06 ,  5F033NN07 ,  5F033PP02 ,  5F033PP06 ,  5F033PP11 ,  5F033PP15 ,  5F033PP27 ,  5F033PP28 ,  5F033PP35 ,  5F033QQ00 ,  5F033QQ02 ,  5F033QQ09 ,  5F033QQ11 ,  5F033QQ19 ,  5F033QQ27 ,  5F033QQ28 ,  5F033QQ37 ,  5F033QQ48 ,  5F033QQ49 ,  5F033QQ59 ,  5F033QQ61 ,  5F033QQ70 ,  5F033QQ94 ,  5F033RR01 ,  5F033RR04 ,  5F033RR05 ,  5F033RR09 ,  5F033RR21 ,  5F033RR23 ,  5F033RR24 ,  5F033RR25 ,  5F033RR29 ,  5F033TT02 ,  5F033TT04 ,  5F033TT08 ,  5F033XX24
Patent cited by the Patent：
Cited by examiner (3)

Return to Previous Page

TOP

BOTTOM