Pat

J-GLOBAL ID：200903036289645314

半導体装置及びその製造方法

Inventor： 出浦 学
Applicant, Patent owner： 富士通株式会社
Agent (1)： 岡本 啓三
Gazette classification：公開公報
Application number (International application number)：1994100086
Publication number (International publication number)：1995307467
Application date： May. 13, 1994
Publication date： Nov. 21, 1995
Summary：

【要約】【目的】MOSトランジスタを含む半導体装置の製造方法に関し、ゲート・ドレイン間の寄生容量を小さくし、かつチャネルとソース/ドレインの間の寄生抵抗を小さくすること。【構成】半導体層12の上にMOSトランジスタのゲート酸化膜13を介して半導体14よりなるゲート電極15を形成する工程と、ゲート電極15の両側にある前記半導体層12の上に耐酸化性膜16を形成する工程と、前記ゲート電極15の表面を酸化するとともに、前記ゲート電極15の底部の両側部に内部に入り込むバーズビーク酸化膜18を形成する工程とを含む。

Claim (excerpt)：

半導体層(12)の上にMOSトランジスタのゲート酸化膜(13)を介して半導体(14)よりなるゲート電極(15)を形成する工程と、ゲート電極(15)の両側にある前記半導体層(12)の上に耐酸化性膜(16)を形成する工程と、前記ゲート電極(15)の表面を酸化するとともに、前記ゲート電極(15)の底部の両側部に内部に入り込むバーズビーク酸化膜(18)を形成する工程とを有することを特徴とする半導体装置の製造方法。

IPC (5)：

H01L 29/78 ,  H01L 21/336 ,  H01L 21/316 ,  H01L 21/8238 ,  H01L 27/092

FI (2)：

H01L 29/78 301 L ,  H01L 27/08 321 D