Pat

J-GLOBAL ID：200903036375245213

インターレース走査回路

Inventor： 西原 義雄
Applicant, Patent owner： 富士ゼロツクス株式会社
Agent (1)： 中村 智廣 (外2名)
Gazette classification：公開公報
Application number (International application number)：1991293821
Publication number (International publication number)：1993108028
Application date： Oct. 15, 1991
Publication date： Apr. 30, 1993
Summary：

【要約】 (修正有)【目的】縦方向の画素数を480画素としてもフリッカが生ぜず高精細な画像表示が可能であり、回路の動作周波数が単純線順次駆動と同じで良く、回路の大幅なコストアップを防止可能なインターレース走査回路を提供する。【構成】各段の2つの出力端子から2つのパルス信号を所定の間隔だけずらして順次出力するシフトレジスタと、このシフトレジスタの一方の出力端子から出力されるパルス信号によってオン・オフ制御され、第1の制御線及び第2の制御線に印加されるクロック信号をオン時にそれぞれ出力する第1及び第2のスイッチング素子と、シフトレジスタの他方の出力端子から出力されるパルス信号によってオン・オフ制御され、第3の制御線及び第4の制御線に印加されるクロック信号をオン時にそれぞれ出力する第3及び第4のスイッチング素子と、第1の制御線乃至第4の制御線に印加されるクロック信号を順次切り換えて出力するクロック回路とを具備し、液晶表示装置の各ラインの画素を順次インターレース走査する。

Claim (excerpt)：

液晶表示装置の各ラインの画素をインターレース走査するインターレース走査回路において、各段の2つの出力端子から2つのパルス信号を所定の間隔だけずらして順次出力するシフトレジスタと、このシフトレジスタの一方の出力端子から出力されるパルス信号によってオン・オフ制御され、第1の制御線及び第2の制御線に印加されるクロック信号をオン時にそれぞれ出力する第1及び第2のスイッチング素子と、上記シフトレジスタの他方の出力端子から出力されるパルス信号によってオン・オフ制御され、第3の制御線及び第4の制御線に印加されるクロック信号をオン時にそれぞれ出力する第3及び第4のスイッチング素子と、上記第1の制御線乃至第4の制御線に印加されるクロック信号を順次切り換えて出力するクロック回路とを具備し、上記シフトレジスタの各段にそれぞれ接続される第1乃至第4のスイッチング素子の出力によって液晶表示装置の各ラインの画素を順次インターレース走査することを特徴とするインターレース走査回路。

IPC (4)：

G09G 3/20 ,  G02F 1/133 505 ,  G09G 3/36 ,  H04N 5/66 102