Pat

J-GLOBAL ID：200903036378621917

半導体装置の製造方法

Inventor： 山田 義明 ,  秋元 健司
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 尾身 祐助
Gazette classification：公開公報
Application number (International application number)：1995095857
Publication number (International publication number)：1996274170
Application date： Mar. 30, 1995
Publication date： Oct. 18, 1996
Summary：

【要約】【目的】 下層配線に接続口に対するマージンを設けなくても、下層配線-上層配線間の接続を良好に行いうるようにする。【構成】 シリコン基板11上にシリコン酸化膜12、下層配線となる多結晶シリコン膜13、BPSG膜14を形成する〔(a)図〕。開口部を有するフォトレジスト膜15を形成し〔(b)図〕、これをマスクに、開口部のサイズによるエッチング速度差が少なくかつエッチング速度の大きい条件にて、多結晶シリコン膜13の表面が現れる直前までエッチングする〔(c)図〕。その後、サイズの大きい開口部でのエッチング速度がサイズの小さい開口部でのエッチング速度より十分大きい条件でエッチングを行う〔(d)図〕。バリアメタル層16、Al合金膜17からなる上層配線を形成する〔(e)図〕。

Claim (excerpt)：

下層配線上の層間絶縁膜の所望の位置に、前記下層配線に達する接続口をドライエッチング法により形成する工程を含む半導体装置の製造方法において、少なくとも前記接続口形成工程の最終段階においては、0.1μm以下のサイズのドライエッチングのエッチング速度が、前記接続口の最小サイズのエッチング速度の3分の1以下である条件でエッチングすることを特徴とする半導体装置の製造方法。

IPC (3)：

H01L 21/768 ,  H01L 21/28 ,  H01L 21/3205

FI (3)：

H01L 21/90 A ,  H01L 21/28 L ,  H01L 21/88 Q

Patent cited by the Patent：

Cited by examiner (2)

• 特開平3-196625
  
• 接続孔形成法
  Gazette classification：公開公報   Application number：特願平4-336671   Applicant：ヤマハ株式会社