Pat
J-GLOBAL ID：200903036557661271
横型二重拡散絶縁ゲート電界効果トランジスタ及びその製造方法
Inventor：
,
,
,
Applicant, Patent owner：
Agent (1)：
浅村 皓 (外3名)
Gazette classification：公開公報
Application number (International application number)：1993029575
Publication number (International publication number)：1993343675
Application date： Jan. 04, 1993
Publication date： Dec. 24, 1993
Summary：
【要約】【目的】 低いオン抵抗と制御可能な降伏電圧とを有するRESURF LDMOSトランジスタを得る。【構成】 トランジスタ10は第1の伝導形の半導体基板12上に、第2の伝導形の薄いエピタキシャル層14を有する。薄いエピタキシャル層14を通して基板12まで広がるように第2の伝導形のドリフト領域24が形成される。ドリフト領域24の上に厚い絶縁体層26が形成される。ドリフト領域24に隣接して第1の伝導形のIGFET本体28が形成される。第2の伝導形のソース領域34がIGFET本体28の内部にドリフト領域24から隔てられて形成され、IGFET本体28内部にチャネル領域40を定義する。IGFET本体28を覆ってそれから絶縁されて導電性ゲート32が形成され、それはソース領域34から厚い絶縁体層26まで広がって形成される。ドリフト領域24に隣接してドレイン領域36が形成される。
Claim (excerpt)：
第1の伝導形の半導体層上に形成されたトランジスタであって:前記第1の伝導形とは逆の第2の伝導形の薄い層であって、前記半導体層の表面に形成された薄い層、前記薄い層の表面に形成された、前記第2の伝導形のドリフト領域、前記ドリフト領域の上に形成された厚い絶縁体層、前記ドリフト領域に隣接して前記薄い層の前記表面位置に形成された、前記第1の伝導形の本体、前記薄い層の前記表面位置に、前記本体中に横に形成された、前記第2の伝導形のソース領域であって、前記本体が前記ソース領域と前記ドリフト領域との間にチャネル領域を有するように形成されたソース領域、前記本体を覆ってそれから絶縁されて形成された導電性ゲートであって、前記ソース領域と前記厚い絶縁体層との間に広がって前記チャネル領域の伝導度を制御するようになった導電性ゲート、前記薄いエピタキシャル層の前記表面位置に、前記ドリフト領域に隣接して形成された、前記第2の伝導形のドレイン領域、を含むトランジスタ。
FI (2)：
H01L 29/78 301 S
, H01L 29/78 301 X
Cited by examiner (6)
Show all
Return to Previous Page
