Pat
J-GLOBAL ID：200903036662071668
MIS型半導体装置
Inventor：
Applicant, Patent owner：
Agent (1)：
土屋 勝
Gazette classification：公開公報
Application number (International application number)：1991250381
Publication number (International publication number)：1993062995
Application date： Sep. 03, 1991
Publication date： Mar. 12, 1993
Summary：
【要約】【目的】ソース・ドレイン間でパンチスルーを生じにくくし、ゲート長を短くすることができる様にして、微細化を可能にする。【構成】Si基板11にコンタクトしているポリサイド配線24がソース・ドレインになっており、ポリサイド配線24間のSi基板11上のSiO2 膜25がゲート絶縁膜になっており、SiO2 膜25上のポリサイド配線34がゲート電極になっている。ポリサイド配線24の多結晶Si膜22中の不純物は、SiO2 膜25を形成するための熱酸化時にWSix 膜23中へ偏析し、Si基板11側へはあまり拡散しない。このため、拡散層27の深さは0に近く、ドレインの電界がSi基板11の表面に限定され、ドレインの電界に対するゲート電極の電界による制御性が強い。
Claim (excerpt)：
半導体基板上で互いに離間した状態でこの半導体基板にコンタクトしている第1及び第2の配線がソース・ドレインになっており、前記第1及び第2の配線間の前記半導体基板上の絶縁膜がゲート絶縁膜になっており、前記絶縁膜上に設けられている第3の配線がゲート電極になっているMIS型半導体装置。
IPC (3)：
H01L 21/336
, H01L 29/784
, H01L 29/62
H01L 29/78 301 P
, H01L 29/78 301 X
