Pat
J-GLOBAL ID:200903036668148689

電界効果型トランジスタ及びその製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 小野寺 洋二
Gazette classification:公開公報
Application number (International application number):2004028763
Publication number (International publication number):2005223107
Application date: Feb. 05, 2004
Publication date: Aug. 18, 2005
Summary:
【課題】 チャネル層が有機半導体膜である電界効果型トランジスタに、有機半導体膜を侵すことなく保護膜を形成することで、トランジスタの性能の劣化や不安定化を抑制する。【解決手段】 基板31上にゲート電極32を形成してから、ゲート絶縁膜33を形成し、ゲート絶縁膜33上にソース電極35とドレイン電極36とを水平方向に間隔をおいて形成する。さらに、ゲート絶縁膜33上に有機半導体膜34を形成し、最後に、有機半導体膜34を覆うように、大気との直接接触を防止する保護膜37を形成する。保護膜37を形成する材料としては、ポリマーラテックスを使用する。これにより、有機半導体膜を侵すことなく保護膜が形成され、性能劣化や不安定化が抑制された電界効果型トランジスタが得られる。【選択図】 図3
Claim (excerpt):
ゲート電極と、ソース/ドレイン電極と、チャネル層を構成する有機半導体膜と、前記ゲート電極と前記チャネル層とに挟まれたゲート絶縁膜とを備えた電界効果型トランジスタにおいて、 前記電界効果型トランジスタを保護する保護膜がポリマーラテックス膜からなることを特徴とする電界効果型トランジスタ。
IPC (2):
H01L29/786 ,  H01L51/00
FI (3):
H01L29/78 618B ,  H01L29/78 619A ,  H01L29/28
F-Term (48):
5F110AA21 ,  5F110CC01 ,  5F110CC03 ,  5F110CC05 ,  5F110CC07 ,  5F110DD01 ,  5F110DD02 ,  5F110DD03 ,  5F110DD04 ,  5F110DD05 ,  5F110DD13 ,  5F110DD14 ,  5F110EE01 ,  5F110EE02 ,  5F110EE03 ,  5F110EE04 ,  5F110EE07 ,  5F110EE09 ,  5F110EE14 ,  5F110EE30 ,  5F110EE42 ,  5F110EE43 ,  5F110EE44 ,  5F110EE45 ,  5F110FF01 ,  5F110FF02 ,  5F110FF03 ,  5F110FF24 ,  5F110FF28 ,  5F110FF30 ,  5F110GG05 ,  5F110GG42 ,  5F110GG43 ,  5F110GG57 ,  5F110HK01 ,  5F110HK02 ,  5F110HK04 ,  5F110HK21 ,  5F110HK32 ,  5F110HK33 ,  5F110HK35 ,  5F110HK41 ,  5F110HK42 ,  5F110NN01 ,  5F110NN22 ,  5F110NN27 ,  5F110NN33 ,  5F110NN36
Patent cited by the Patent:
Cited by applicant (1)
  • 特開平4-119539号公報
Cited by examiner (7)
Show all

Return to Previous Page