Pat

J-GLOBAL ID：200903036769505636

データ処理装置

Inventor： 柏山 由紀
Applicant, Patent owner： 株式会社日立製作所
Agent (1)： 秋田 収喜
Gazette classification：公開公報
Application number (International application number)：1993127280
Publication number (International publication number)：1994337815
Application date： May. 28, 1993
Publication date： Dec. 06, 1994
Summary：

【要約】【目的】 物理的に限られた空間で、かつ安価な構成で高いヒット率を得ることができるようにする。【構成】 キャッシュメモリをDRAMで構成し、かつキャッシュコントロールユニット内に、キャッシュメモリ内のデータの有効性を示すフラグをデータのアクセス単位毎に記憶させ、データのアクセス毎に該当フラグを有効に設定するようにし、かつデータのアクセス時に該当フラグが無効を示している時のみデータを更新する。

Claim (excerpt)：

主記憶装置とデータ処理ユニットとの間にキャッシュメモリおよび該キャッシュメモリを制御するキャッシュコントローラを備えたデータ処理装置において、前記キャッシュメモリをDRAMで構成し、かつ前記キャッシュコントローラ内に、キャッシュメモリ内のデータの有効性を示すフラグをデータのアクセス単位毎に記憶するフラグ記憶手段と、データのアクセス時に前記フラグ記憶手段の該当フラグを有効に設定するフラグ設定手段と、データのアクセス時に前記フラグ記憶手段から該当するフラグを読出し、そのフラグをアクセスデータの有効、無効を示す信号として出力する出力手段とを設けたことを特徴とするデータ処理装置。

IPC (3)：

G06F 12/08 310 ,  G06F 12/12 ,  G06F 13/12 330