Pat

J-GLOBAL ID：200903036842562210

電子部品、回路基板及び電子部品と回路基板のはんだ付け接合の検査方法

Inventor： 羽賀 俊一
Applicant, Patent owner： キヤノン株式会社
Agent (1)： 丹羽 宏之 (外1名)
Gazette classification：公開公報
Application number (International application number)：2001183338
Publication number (International publication number)：2003004794
Application date： Jun. 18, 2001
Publication date： Jan. 08, 2003
Summary：

【要約】 (修正有)【課題】電子部品と回路基板が対向する電極ではんだ接合する電子回路装置において、非破壊検査方法で、はんだ接合形状を検出しはんだ接合部のはんだ未溶融不良を検出しはんだ接合不良のない信頼性の高い電子回路装置を提供する。【解決手段】 電子部品1と回路基板2が対抗する電極構造の電子部品において、検査対象の電極に近い位置に導通構造体501,502を設ける。一方回路基板には、相通構造体に対応する位置にはんだづけ探針用ランド601,602を設ける。そして、はんだ接合後、探針ランドに探針し、探針10間の電気的な導通状態を検出することで、はんだ接合不良を検査する。

Claim (excerpt)：

電子部品と回路基板が対向して形成される電子部品と回路基板のはんだ接合部において、検査対象のはんだ接合部に隣接した位置に少なくとも2箇所以上の突起状の電気的に導通する構造体を有し、その導通構造体が電気的に導通していることを特徴とする電子部品。

IPC (3)：

G01R 31/02 ,  H05K 3/34 512 ,  H01L 21/60 321

FI (3)：

G01R 31/02 ,  H05K 3/34 512 A ,  H01L 21/60 321 Y

F-Term (11)：

2G014AA02 ,  2G014AA03 ,  2G014AA13 ,  2G014AB59 ,  2G014AC09 ,  2G014AC10 ,  5E319AC01 ,  5E319AC11 ,  5E319CC33 ,  5E319CD52 ,  5F044KK09