Pat

J-GLOBAL ID：200903036983313310

半導体装置及びその製造方法

Inventor： 稲葉 聡 ,  高木 信一
Applicant, Patent owner： 株式会社東芝
Agent (1)： 則近 憲佑
Gazette classification：公開公報
Application number (International application number)：1991251714
Publication number (International publication number)：1993090517
Application date： Sep. 30, 1991
Publication date： Apr. 09, 1993
Summary：

【要約】【目的】同一基板上にnチャネルトランジスタとpチャネルトランジスタを備えた半導体装置において、回路設計の自由度を増し、ホットキャリア劣化抑制や短チャネル効果抑制が可能な素子構造並びに製造方法を提供する。【構成】電流駆動力をほぼ同じにするためnチャネルMISFETはシリコンで、pチャネルMISFETはシリコンゲルマニウム合金で構成し、トランジスタの占有面積をほぼ同じにした。

Claim (excerpt)：

同一基板上にチャネル絶縁ゲート型電界効果トランジスタとpチャネル絶縁ゲート型電界効果トランジスタを備えた半導体装置において、異なる材料を用いて両トランジスタを相補型に構成したことを特徴とする半導体装置。

Patent cited by the Patent：

Cited by examiner (4)

• 特開昭59-213158
  
• 特開昭61-112364
  
• 特開平1-179448
  
• 特開平2-037775