絶縁ゲート型半導体装置およびその製造方法

Inventor： , , ,
Applicant, Patent owner：
Agent (1)：高田守
Gazette classification：公開公報
Application number (International application number)：1994022459
Publication number (International publication number)：1995235672
Application date： Feb. 21, 1994
Publication date： Sep. 05, 1995
Summary：

【要約】【目的】オン電圧を低減する。【構成】半導体基体200の上主面には、ゲート電極210が埋め込まれたストライプ状の溝207が形成されており、隣合う溝207に挟まれた半導体基体200の上主面には、N+ エミッタ層206が梯子状に露出している。このため、エミッタ電極212との接触面である帯状領域Raの位置がずれても、エミッタ電極212はN+ エミッタ層206と確実に接触する。また、梯子状のN+ エミッタ層206は、溝207に隣接して形成されているので、チャネル領域208が溝207に沿って途切れなく形成される。【効果】素子の微細化を行うことが容易であるとともに、微細化がオン電圧の低減に有効に寄与する。

Claim (excerpt)：

第1導電形式の第1半導体層と、当該第1半導体層の上に積層された第2導電形式の第2半導体層と、当該第2半導体層の上面に選択的に形成された第1導電形式の第3半導体層と、を有する半導体基体を備え、前記半導体基体には、前記上主面に沿って実質的にストライプ状に配列された複数の溝が、前記上主面から前記第1半導体層にまで達するように形成されており、前記第2半導体層と前記第3半導体層は、隣合う前記溝に挟まれた前記上主面に選択的に露出しており、前記溝には、当該溝の内壁を覆うように形成されたゲート絶縁膜を挟んで、ゲート電極が埋め込まれており、前記上主面に選択的に露出する前記第2および第3半導体層の双方に電気的に接続され、前記ゲート電極とは絶縁された第1主電極と、前記半導体基体の下主面に電気的に接続された第2主電極と、を更に備える絶縁ゲート型半導体装置において、前記第1主電極は、隣合う前記溝に挟まれた前記上主面の中に前記溝に沿って実質的に帯状に規定される第1領域において、前記上主面と電気的に接続されており、前記第3半導体層は、隣合う前記溝に挟まれた前記上主面の中に規定される第2領域と第3領域とに露出し、当該第3領域は、隣合う前記溝の内側に隣接するとともに当該溝に沿って中断することなく実質的に帯状に規定され、前記第2領域は、隣合う前記第3領域に挟まれた領域の一部に選択的に規定されている、ことを特徴とする絶縁ゲート型半導体装置。

FI (4)：

H01L 29/78 321 V , H01L 29/78 301 G , H01L 29/78 321 W , H01L 29/78 321 Q

Patent cited by the Patent：

Cited by examiner (15)

絶縁ゲート型電界効果トランジスタ
Gazette classification：公開公報 Application number：特願平3-304305 Applicant：日本電気株式会社
特開平1-198076
特開平1-198076

Show all

Return to Previous Page