Pat

J-GLOBAL ID：200903037204196075

半導体パッケージ

Inventor： 下戸 直典 ,  松井 孝二
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 京本 直樹 (外2名)
Gazette classification：公開公報
Application number (International application number)：1993310512
Publication number (International publication number)：1995161867
Application date： Dec. 10, 1993
Publication date： Jun. 23, 1995
Summary：

【要約】【目的】 漏れ電流、あるいは特性インピーダンスのミスマッチングによるノイズの発生を大幅に低減でき、より高速な信号を伝送をすることができる半導体パッケージを提供する。【構成】 エポキシ、あるいはビスマレイミド-トリアジンレジン(BTレジン)などの樹脂をガラスクロスに含浸してなるプリント基板1の内層にプレート構造の電源層2を設け、表層にプレート構造のグランド層3を形成し、そのうえに銅薄膜導体4とベンゾシクロブテン5からなる薄膜多層信号配線6を形成する。

Claim (excerpt)：

耐熱性樹脂をガラスクロスに含浸した基材を積層してなるプリント基板の表層にプレート構造の金属グランド層を設け、その上にシラン系カップリング剤を塗布したのちベンゾシクロブテン樹脂を層間絶縁膜に用いた薄膜多層配線を形成したことを特徴とする半導体パッケージ。

IPC (3)：

H01L 23/12 ,  H05K 1/03 ,  H05K 3/46

Patent cited by the Patent：

Cited by examiner (3)

• 特開平2-277294
  
• 特開平4-171796
  
• 特開平4-352387