Pat

J-GLOBAL ID：200903037301985912

プロセッサ間通信用レジスタ回路

Inventor： 野▲崎▼ 功
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 山内 梅雄
Gazette classification：公開公報
Application number (International application number)：1992198170
Publication number (International publication number)：1994044189
Application date： Jul. 24, 1992
Publication date： Feb. 18, 1994
Summary：

【要約】【目的】 回路規模を小さくして大量の通信を実行できるプロセッサ間通信用レジスタ回路を提供すること。【構成】 本プロセッサ間通信用レジスタ回路は、レジスタ用メモリ31、アドレス出力手段(32,33)、競合回路34からなる。レジスタ用アドレス31は、各プロセッサ1a ,1b からの入出力アクセスにより書き込み、読み出しを行うことができる。また、アドレス出力手段(32,33)は、各プロセッサ1a ,1b からのアドレスをメモリ6に対するアドレスとして与える。また、各プロセッサ1a 、1b からの入出力アクセスを調停し、その調停結果をアドレス出力手段(32,33)に与える。これにより、各プロセッサ1a 、1b は、メモリ31を介在して通信を行うことができる。

Claim (excerpt)：

複数のプロセッサ間において入出力命令で通信を行うプロセッサ間通信用レジスタ回路において、上記各プロセッサからの入出力アクセスにより書き込み、読み出しを行うメモリと、前記各プロセッサからのアドレスをメモリに対するアドレスとして与えるアドレス出力手段と、前記各プロセッサからの入出力アクセスを調停する競合回路とを備えたプロセッサ間通信用レジスタ回路。