Pat

J-GLOBAL ID：200903037311520195

プログラマブルロジックデバイス

Inventor： 吉田 準
Applicant, Patent owner： 川崎製鉄株式会社
Agent (1)： 金山 敏彦 (外2名)
Gazette classification：公開公報
Application number (International application number)：1992231762
Publication number (International publication number)：1994083610
Application date： Aug. 31, 1992
Publication date： Mar. 25, 1994
Summary：

【要約】【目的】 PLDの機能を定義するプログラムデータを不当にコピーしても、同種類の他のPLDには、このプログラムデータは適用できないようにする。【構成】 PLD11内部に、外部記憶媒体10のプログラムデータをRAM13に書き込む際に、外部記憶媒体10への読みだしアドレスと、PLD11内部のアドレス記憶部15との値が等しい時には、PLD内部のRAM13への書き込みは行われず、読みだしアドレスのみがインクリメントされる。この動作はプログラムデータロード手段によって行われ、比較判断は比較手段19によって行われる。このアドレス記憶部15は書き込みのみができ、その値は外部からは読めないので、その値を知らない第三者はプログラムデータをコピーしても他のPLDにこのプログラムデータを適用(ロード)すると、誤った箇所がスキップされ、RAM13には正常にプログラムデータが格納できない。

Claim (excerpt)：

外部記憶媒体から読みだしたプログラムデータを書き込むべき揮発性メモリと、前記プログラムデータの前記揮発性メモリへの書き込みを制御する制御手段であって、前記外部記憶媒体へ供給する読みだしアドレスと、前記揮発性メモリへ供給する書き込みアドレスとを生成する制御手段と、を備え、前記揮発性メモリに書き込まれたプログラムデータによって、その機能が定義されるプログラマブルロジックデバイスにおいて、前記外部記憶媒体に格納されているプログラムデータ中の読み飛ばすべきデータの格納されているアドレスを記憶するアドレス記憶手段と、前記制御手段が発生する読みだしアドレスと、前記アドレス記憶手段に記憶されているアドレスとを比較する比較手段と、を含み、前記アドレス記憶手段の出力信号は、前記比較手段にのみ供給され、前記プログラムデータの前記揮発性メモリへの書き込みの際、前記制御手段は、前記比較手段によるプログラムデータの1ワードごとの比較の結果、アドレスが一致していない場合には、前記揮発性メモリにプログラムデータを書き込み、読みだしアドレス及び書き込みアドレスを共にインクリメントし、アドレスが一致している場合には、前記揮発性メモリにプログラムデータを書き込まずに、読みだしアドレスのみをインクリメントすることを特徴とするプログラマブルロジックデバイス。

IPC (2)：

G06F 9/06 450 ,  G06F 12/14 320