Pat

J-GLOBAL ID：200903037341136292

MIS型半導体装置

Inventor： 宮本 正文 ,  石井 達也
Applicant, Patent owner： 株式会社日立製作所
Agent (1)： 薄田 利幸
Gazette classification：公開公報
Application number (International application number)：1994101457
Publication number (International publication number)：1995312423
Application date： May. 17, 1994
Publication date： Nov. 28, 1995
Summary：

【要約】【目的】 微細化してもサブスレッショルド係数を十分に低減して低しきい値化を可能にすると共に、ゲート絶縁膜界面での電界強度を低減して移動度の向上を図れる低電圧動作にMIS型半導体装置を提供する。【構成】 チャネル領域のp-低濃度層5とp+高濃度埋込み層7の間にソース/ドレインと同一導電形のn層6を設ける。このn層6は、上下のp層5,7との間で形成するpn接合により空乏化される厚さに設定する。これにより、n層6はゲート電圧印加によって形成される反転層から拡がる空乏層を、p+高濃度埋込み層7の上面まで伸ばすように働くので、空乏層容量を下げると共に電界強度を低減する。

Claim (excerpt)：

第1導電形の半導体基体内にソース/ドレイン領域となる一対の第2導電形の第1の不純物濃度層と、該第2導電形の第1の不純物濃度層間の半導体基体上に絶縁物を介して形成されるゲート電極とを有するMIS型半導体装置において、ソース/ドレイン領域間のチャネル領域表面に形成された第1導電形の第2の不純物濃度層と、該第1導電形の第2の不純物濃度層の下部に接して形成された第2導電形の第3の不純物濃度層と、該第2導電形の第3の不純物濃度層の下部に接して形成され半導体基体よりも不純物濃度の高い第1導電形の第4の不純物濃度層とを有することを特徴とするMIS型半導体装置。

IPC (2)：

H01L 29/78 ,  H01L 29/43

FI (2)：

H01L 29/78 301 S ,  H01L 29/62 G