Pat
J-GLOBAL ID：200903037375179497
半導体装置および半導体装置の製造方法
Inventor：
Applicant, Patent owner：
Agent (3)：
森 哲也
, 内藤 嘉昭
, 崔 秀▲てつ▼
Gazette classification：公開公報
Application number (International application number)：2003369240
Publication number (International publication number)：2005136084
Application date： Oct. 29, 2003
Publication date： May. 26, 2005
Summary：
【課題】 製造プロセスの整合を図ることを可能としつつ、耐圧の異なる電界効果型トランジスタを同一基板上に形成する。【解決手段】 ゲート電極3a上の絶縁膜5の膜厚をゲート電極3b上の絶縁膜5の膜厚よりも薄くしてから、ゲート電極3a、3bの側壁にサイドウォールスペーサ6a、6bをそれぞれ形成することにより、ゲート電極3aの側壁のサイドウォールスペーサ6aの幅を、ゲート電極3bの側壁のサイドウォールスペーサ6bの幅よりも小さくする。【選択図】 図1
Claim (excerpt)：
ゲート電極に側壁に形成されたサイドウォールスペーサの幅を異ならせることにより、耐圧の異なる電界効果型トランジスタが半導体基板上に形成されていることを特徴とする半導体装置。
IPC (2)：
FI (1)：
F-Term (7)：
5F048AA05
, 5F048AC01
, 5F048BA01
, 5F048BB05
, 5F048BC06
, 5F048BC18
, 5F048DA24
Cited by applicant (1)
-
半導体記憶装置およびその製造方法
Gazette classification：公開公報
Application number：特願平7-197703
Applicant：三菱電機株式会社
Return to Previous Page
