Pat
J-GLOBAL ID:200903037405936468
半導体装置およびその製造方法
Inventor:
,
Applicant, Patent owner:
Agent (1):
前田 弘 (外7名)
Gazette classification:公開公報
Application number (International application number):2002086215
Publication number (International publication number):2002373985
Application date: Mar. 26, 2002
Publication date: Dec. 26, 2002
Summary:
【要約】【課題】 しきい値電圧の増大が抑制された半導体装置を提供する。【解決手段】 Si層15のうち、ソース領域19とドレイン領域20との間の領域は、高濃度のN型不純物を含むSiボディ領域21となっている。Si層16およびSiGe層17は、いずれもas-grownの状態では、N型不純物がドープされていないアンドープ層となっており、Si層16およびSiGe層17のうち、ソース領域19とドレイン領域20との間の領域は、それぞれ低濃度のN型不純物を含むSiバッファ領域22、および低濃度のN型不純物を含むSiGeチャネル領域23となっている。Si膜18のうちゲート絶縁膜12の直下に位置する領域は、P型不純物(5×1017atoms・cm-3)が導入されたSiキャップ領域24となっている。
Claim (excerpt):
基板と、上記基板の上部に設けられた半導体層と、上記半導体層の上に設けられたゲート絶縁膜と、上記ゲート絶縁膜の上に設けられたゲート電極と、上記半導体層のうち上記ゲート電極の両側方に設けられた第1導電型の第1ソース・ドレイン領域と、上記半導体層のうち上記第1ソース・ドレイン領域間に位置する領域に設けられた第1の半導体からなる第1導電型の第1キャップ領域と、上記半導体層のうち上記第1キャップ領域の下方に設けられ、上記第1の半導体よりもキャリアが走行するバンド端のキャリアに対するポテンシャルが小さい第2の半導体からなる第1チャネル領域と、上記半導体層のうち上記第1チャネル領域の下方に設けられた第3の半導体からなる第2導電型の第1ボディ領域と、を備える半導体装置。
IPC (5):
H01L 29/78
, H01L 21/8238
, H01L 27/08 331
, H01L 27/092
, H01L 29/786
FI (6):
H01L 27/08 331 E
, H01L 29/78 301 B
, H01L 29/78 618 B
, H01L 27/08 321 C
, H01L 27/08 321 D
, H01L 29/78 618 E
F-Term (52):
5F048AA07
, 5F048AA08
, 5F048AC04
, 5F048BA14
, 5F048BA16
, 5F048BB06
, 5F048BB07
, 5F048BD05
, 5F048BD09
, 5F048BG07
, 5F048DA23
, 5F110AA08
, 5F110BB04
, 5F110BB20
, 5F110CC02
, 5F110DD05
, 5F110DD13
, 5F110EE09
, 5F110FF02
, 5F110GG01
, 5F110GG02
, 5F110GG12
, 5F110GG19
, 5F110GG25
, 5F110GG34
, 5F110GG35
, 5F110GG52
, 5F110GG60
, 5F110HJ04
, 5F140AA03
, 5F140AA05
, 5F140AA06
, 5F140AA17
, 5F140AA21
, 5F140AB03
, 5F140AC01
, 5F140AC10
, 5F140AC36
, 5F140BA01
, 5F140BA02
, 5F140BA05
, 5F140BA17
, 5F140BB06
, 5F140BB13
, 5F140BB18
, 5F140BC12
, 5F140BF01
, 5F140BF04
, 5F140BG08
, 5F140BH49
, 5F140BK13
, 5F140CB04
Return to Previous Page